IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicants:

Takashi YOKOKAWA et al.

International Application No.:

PCT/JP04/005562

International Filing Date:

April 19, 2004

For:

DECODING APPARATUS, DECODING METHOD,

AND PROGRAM

745 Fifth Avenue New York, NY 10151

EXPRESS MAIL

Mailing Label Number:

EV206809919US

Date of Deposit:

January 12, 2005

I hereby certify that this paper or fee is being deposited with the United States Postal Service "Express Mail Post Office to Addressee" Service under 37 CFR 1.10 on the date indicated above and is addressed to Mail Stop PCT, Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

(Typed or printed name of person mailing paper or fee)

(Signature of person mailing paper or fee)

CLAIM OF PRIORITY UNDER 37 C.F.R. § 1.78(a)(2)

Mail Stop PCT Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Pursuant to 35 U.S.C. 119, this application is entitled to a claim of priority to Japan Application Nos. 2003-133941 and 2003-294383 filed 13 May and 18 August 2003.

Respectfully submitted,

FROMMER LAWRENCE & HAUG LLP Attorneys for Applicants

William S. Fromme Reg. No. 25,506

Tel. (212) 588-0800

ec'd PCT/PTO 12 JAN 2005



OFFICE PATENT



19. 4. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application: 2003年 8月18日

特願2003-294383

Application Number: [ST. 10/C]:

[JP2003-294383]

出 Applicant(s): ソニー株式会社

REC'D 1 3 MAY 2004

WIPO

PCT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

Commissioner, Japan Patent Office

特許庁長官

2月19日 2004年





特許願 【書類名】 0390471103 【整理番号】 平成15年 8月18日 【提出日】 特許庁長官殿 【あて先】 H03M 13/03

【国際特許分類】 【発明者】

東京都品川区北品川6丁目7番35号 ソニー株式会社内 【住所又は居所】 横川 峰志

【氏名】

【発明者】

東京都品川区北品川6丁目7番35号 ソニー株式会社内 【住所又は居所】

宮内 俊之 【氏名】

【発明者】

東京都品川区北品川6丁目7番35号 ソニー株式会社内 【住所又は居所】

飯田 康博 【氏名】

【特許出願人】

000002185 【識別番号】

【氏名又は名称】 ソニー株式会社

【代理人】

100082131 【識別番号】

【弁理士】

稲本 義雄 【氏名又は名称】 03-3369-6479 【電話番号】

【先の出願に基づく優先権主張】

特願2003-133941 【出願番号】 平成15年 5月13日 【出願日】

【手数料の表示】

032089 【予納台帳番号】 21,000円 【納付金額】

【提出物件の目録】

特許請求の範囲 1 【物件名】

明細書 1 【物件名】 図面 1 【物件名】 要約書 1 【物件名】 【包括委任状番号】 9708842



【書類名】特許請求の範囲

【請求項1】

LDPC(Low Density Parity Check)符号の復号装置であって、

P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になっ た行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行 列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和 である和行列、またはP×Pの0行列を構成行列として、前記LDPC符号の検査行列が、複数 の前記構成行列の組合せで表される場合において、

前記LDPC符号の復号のためのP個のチェックノードの演算を同時に行う第1の演算手段 と、

前記LDPC符号の復号のためのP個のバリアブルノードの演算を同時に行う第2の演算手 段と

、を備えることを特徴とする復号装置。

【請求項2】

請求項1に記載の復号装置であって、

前記第1の演算手段は、チェックノードの演算を行うP個のチェックノード計算器を有

前記第2の演算手段は、バリアブルノードの演算を行うP個のバリアブルノード計算器 を有する

ことを特徴とする復号装置。

【請求項3】

請求項1に記載の復号装置であって、

前記P個のチェックノードの演算、または前記P個のバリアブルノードの演算の結果得ら れるP個の枝に対応するメッセージデータを同時に読み書きするメッセージ記憶手段をさ らに備える

ことを特徴とする復号装置。

【請求項4】

請求項3に記載の復号装置であって、

前記メッセージ記憶手段は、チェックノードの演算時に読み出される枝に対応するメッ セージデータを、検査行列の1を行方向に詰めるように格納する

ことを特徴とする復号装置。

【請求項5】

請求項3に記載の復号装置であって、

前記メッセージ記憶手段は、バリアブルノード演算時に読み出される枝に対応するメッ セージデータを、検査行列の1を列方向に詰めるように格納する

ことを特徴とする復号装置。

【請求項6】

請求項3に記載の復号装置であって、

前記メッセージ記憶手段は、前記検査行列を表す構成行列のうちの、重みが2以上の構 成行列について、その構成行列を、重みが1の単位行列、準単位行列、またはシフト行列 の和の形で表現したときの、その重みが1の単位行列、準単位行列、またはシフト行列に 属するP個の枝に対応するメッセージを、同一のアドレスに格納する

ことを特徴とする復号装置。

【請求項7】

請求項3に記載の復号装置であって、

前記メッセージ記憶手段は、行数/P個のFIFOと、列数/P個のFIFOとで構成され、

前記行数/P個のFIFOと列数/P個のFIFOは、それぞれ、前記検査行列の行と列の重みに 対応するワード数を有する

ことを特徴とする復号装置。

【請求項8】



請求項3に記載の復号装置であって、

前記メッセージ記憶手段は、RAM(Random Access Memory)で構成され、

前記RAMは、前記メッセージデータを、読み出される順番に詰めて格納し、格納位置順 に読み出す

ことを特徴とする復号装置。

【請求項9】

請求項1に記載の復号装置であって、

LDPC符号の受信情報を格納するとともに、P個の前記受信情報を同時に読み出す受信情 報記憶手段をさらに備える

ことを特徴とする復号装置。

【請求項10】

請求項9に記載の復号装置であって、

前記受信情報記憶手段は、前記受信情報を、前記バリアブルノードの演算に必要となる 順番に読み出すことができるように格納する

ことを特徴とする復号装置。

【請求項11】

請求項1に記載の復号装置であって、

前記P個のチェックノードの演算、または前記P個のバリアブルノードの演算の結果得ら れるメッセージを並べ替える並べ替え手段をさらに備える

ことを特徴とする復号装置。

【請求項12】

請求項11に記載の復号装置であって、

前記並べ替え手段は、バレルシフタで構成される

ことを特徴とする復号装置。

【請求項13】

請求項1に記載の復号装置であって、

前記第1の演算手段と前記第2の演算手段は、P個の枝に対応するメッセージを求める ことを特徴とする復号装置。

【請求項14】

請求項1に記載の復号装置であって、

前記第1の演算手段は、前記P個のチェックノードの演算と前記P個のバリアブルノード の演算の一部とを行い、

前記第2の演算手段は、前記P個のバリアブルノードの演算の他の一部を行う ことを特徴とする復号装置。

【請求項15】

請求項14に記載の復号装置であって、

前記第1の演算手段は、前記P個のチェックノードの演算と前記P個のバリアブルノード の演算の一部を行うP個の計算器を有し、

前記第2の演算手段は、前記P個のバリアブルノードの演算の他の一部を行うP個の計算 器を有する

ことを特徴とする復号装置。

【請求項16】

請求項14に記載の復号装置であって、

前記第1の演算手段が前記P個のチェックノードの演算と前記P個のバリアブルノードの 演算の一部を行うことにより得られるP個の枝に対応する第1の復号途中結果を同時に読 み書きする第1の復号途中結果記憶手段をさらに備える

ことを特徴とする復号装置。

【請求項17】

請求項16に記載の復号装置であって、

前記第1の復号途中記憶手段は、前記P個のバリアプルノードの演算の他の一部を行う

出証特2004-3011373



時に読み出される枝に対応する前記第1の復号途中結果を、検査行列の1を行方向に詰め るように格納する

ことを特徴とする復号装置。

【請求項18】

請求項16に記載の復号装置であって、

前記第1の復号途中結果記憶手段は、2個のシングルポートRAM(Random Access Memory)である

ことを特徴とする復号装置。

【請求項19】

請求項18に記載の復号装置であって、

前記2個のシングルポートRAMは、前記第1の復号途中結果を前記検査行列のP行の枝に 対応する前記第1の復号途中結果ずつ交互に格納する

ことを特徴とする復号装置。

【請求項20】

請求項18に記載の復号装置であって、

前記2個のシングルポートRAM(Random Access Memory)は、それぞれ同一のアドレスに 格納している前記第1の復号途中結果を読み出す

ことを特徴とする復号装置。

【請求項21】

請求項16記載の復号装置であって、

前記第1の復号途中結果記憶手段は、前記検査行列を表す構成行列のうちの、重みが2 以上の構成行列について、その構成行列を、重みが1の単位行列、準単位行列、またはシ フト行列の和の形で表現したときの、その重みが1の単位行列、準単位行列、またはシフ ト行列に属するP個の枝に対応する前記第1の復号途中結果を、同一のアドレスに格納す る

ことを特徴とする復号装置。

【請求項22】

請求項14に記載の復号装置であって、

前記第2の演算手段が前記P個のバリアブルノードの演算の他の一部を行うことにより 得られるP個の枝に対応する前記第2の復号途中結果を同時に読み書きする第2の復号途 中結果記憶手段をさらに備える

ことを特徴とする復号装置。

【請求項23】

請求項14に記載の復号装置であって、

LDPC符号の受信情報を格納するとともに、P個の前記受信情報を同時に読み出す受信情 報記憶手段をさらに備える

ことを特徴とする復号装置。

【請求項24】

請求項23に記載の復号装置であって、

前記受信情報記憶手段は、前記受信情報を、前記P個のバリアブルノードの演算の他の 一部の演算に必要となる順番に読み出すことができるように格納する

ことを特徴とする復号装置。

【請求項25】

請求項14に記載の復号装置であって、

前記第1の演算手段が前記P個のチェックノードの演算と前記P個のバリアブルノードの 演算の一部を行うことにより得られる第1の復号途中結果、または前記第2の演算手段が 前記P個のバリアブルノードの演算の他の一部を行うことにより得られる第2の復号途中 結果を並べ替える並べ替え手段をさらに備える

ことを特徴とする復号装置。

【請求項26】



請求項25に記載の復号装置であって、

前記並べ替え手段は、バレルシフタで構成される

ことを特徴とする復号装置。

【請求項27】

請求項1に記載の復号装置であって、

前記第1の演算手段は、前記P個のチェックノードの演算の一部を行い、

前記第2の演算手段は、前記P個のチェックノードの演算の他の一部と、前記P個のバリ アプルノードの演算とを行う

ことを特徴とする復号装置。

【請求項28】

請求項27に記載の復号装置であって、

前記第1の演算手段は、前記P個のチェックノードの演算の一部を行うP個の計算器を有

前記第2の演算手段は、前記P個のチェックノードの演算の他の一部と、前記P個のバリ アブルノードの演算を行うP個の計算器を有する

ことを特徴とする復号装置。

【請求項29】

請求項27に記載の復号装置であって、

前記第1の演算手段が前記P個のチェックノードの演算の一部を行うことにより得られ るP個の枝に対応する第1の復号途中結果を同時に読み書きする第1の復号途中結果記憶 手段をさらに備える

ことを特徴とする復号装置。

【請求項30】

請求項27に記載の復号装置であって、

前記第2の演算手段が前記P個のチェックノードの演算の他の一部と、前記P個のバリア プルノードの演算を行うことにより得られるP個の枝に対応する第2の復号途中結果を同 時に読み書きする第2の復号途中結果記憶手段をさらに備える

ことを特徴とする復号装置。

【請求項31】

請求項30に記載の復号装置であって、

前記第2の復号途中結果記憶手段は、前記P個のチェックノードの演算の他の一部と、 前記P個のバリアブルノードの演算を行う時に読み出される枝に対応する前記第2の復号 途中結果を、検査行列の1を列方向に詰めるように格納する

ことを特徴とする復号装置。

【請求項32】

請求項30に記載の復号装置であって、

前記第2の復号途中結果記憶手段は、2個のシングルポートRAM(Random Access Memory)である

ことを特徴とする復号装置。

【請求項33】

請求項32に記載の復号装置であって、

前記2個のシングルポートRAMは、前記第2の復号途中結果を前記検査行列のP列の枝 に対応する前記第2の復号途中結果ずつ交互に格納する

ことを特徴とする復号装置。

【請求項34】

請求項32に記載の復号装置であって、

前記2個のシングルポートRAM(Random Access Memory)は、それぞれ同一のアドレスに 格納している前記第2の復号途中結果を読み出す

ことを特徴とする復号装置。

【請求項35】



請求項30に記載の復号装置であって、

前記第2の復号途中結果記憶手段は、前記検査行列を表す構成行列のうちの、重みが2 以上の構成行列について、その構成行列を、重みが1の単位行列、準単位行列、またはシ フト行列の和の形で表現したときの、その重みが1の単位行列、準単位行列、またはシフ ト行列に属するP個の枝に対応する前記第2の復号途中結果を、同一のアドレスに格納す

ことを特徴とする復号装置。

【請求項36】

請求項27に記載の復号装置であって、

LDPC符号の受信情報を格納するとともに、P個の前記受信情報を同時に読み出す受信情 報記憶手段をさらに備える

ことを特徴とする復号装置。

【請求項37】

請求項36に記載の復号装置であって、

前記受信情報記憶手段は、前記受信情報を、前記P個のチェックノードの演算の他の一 部と、前記P個のバリアブルノードの演算に必要となる順番に読み出すことができるよう に格納する

ことを特徴とする復号装置。

【請求項38】

請求項27に記載の復号装置であって、

前記第1の演算手段が前記P個のチェックノードの演算の一部を行うことにより得られ る第1の復号途中結果、または前記第2の演算が前記P個のチェックノードの演算の他の 一部と、前記P個のバリアブルノードの演算を行うことにより得られる第2の復号途中結 果を並べ替える並べ替え手段をさらに備える

ことを特徴とする復号装置。

【請求項39】

請求項38に記載の復号装置であって、

前記並べ替え手段は、バレルシフタで構成される

ことを特徴とする復号装置。

【請求項40】

LDPC(Low Density Parity Check)符号の復号装置の復号方法であって、

P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になっ た行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行 列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和 である和行列、またはP×Pの0行列を構成行列として、前記LDPC符号の検査行列が、複数 の前記構成行列の組合せで表される場合において、

前記LDPC符号の復号のためのP個のチェックノードの演算を同時に行う第1の演算ステ ップと、

前記LDPC符号の復号のためのP個のバリアブルノードの演算を同時に行う第2の演算ス テップと

を含むことを特徴とする復号方法。

【請求項41】

LDPC(Low Density Parity Check)符号の復号をコンピュータに行わせるプログラムであ って、

前記LDPC符号の復号のためのP個のチェックノードの演算を同時に行う第1の演算ステ

前記LDPC符号の復号のためのP個のバリアブルノードの演算を同時に行う第2の演算ス テップと

を含むことを特徴とするプログラム。



【書類名】明細書

【発明の名称】復号装置および復号方法、並びにプログラム

【技術分野】

[0001]

本発明は、復号装置および復号方法、並びにプログラムに関し、特に、低密度パリティ 検査符号(LDPC符号)による符号化が施された符号の復号を行う復号装置および復号方法 、並びにプログラム

に関する。

【背景技術】

[0002]

近年、例えば、移動体通信や深宇宙通信といった通信分野、及び地上波又は衛星ディジ タル放送といった放送分野の研究が著しく進められているが、それに伴い、誤り訂正符号 化及び復号の効率化を目的として符号理論に関する研究も盛んに行われている。

[0003]

符号性能の理論的限界としては、いわゆるシャノン(C. E. Shannon)の通信路符号化定 理によって与えられるシャノン限界が知られている。符号理論に関する研究は、このシャ ノン限界に近い性能を示す符号を開発することを目的として行われている。近年では、シ ャノン限界に近い性能を示す符号化方法として、例えば、並列連接畳み込み符号(PCCC(Pa rallel Concatenated Convolutional Codes))や、縦列連接畳み込み符号(SCCC(Serially Concatenated Convolutional Codes))といった、いわゆるターボ符号化(Turbo coding)と 呼ばれる手法が開発されている。また、これらのターボ符号が開発される一方で、古くか ら知られる符号化方法である低密度パリティ検査符号(Low Density Parity Check codes) (以下、LDPC符号という) が脚光を浴びつつある。

[0004]

LDPC符号は、R. G. Gallagerによる「R. G. Gallager, "Low Density Parity Check Co des", Cambridge, Massachusetts: M. I. T. Press, 1963」において最初に提案されたも のであり、その後、「D. J. C. MacKay, "Good error correcting codes based on very sparse matrices", Submitted to IEEE Trans. Inf. Theory, IT-45, pp. 399-431, 1999 」∜、「M. G. Luby, M. Mitzenmacher, M. A. Shokrollahi and D. A. Spielman, "Anal ysis of low density codes and improved designs using irregular graphs", in Proce edings of ACM Symposium on Theory of Computing, pp. 249-258, 1998」等において再 注目されるに至ったものである。

[0005]

LDPC符号は、近年の研究により、ターボ符号等と同様に、符号長を長くしていくにした がって、シャノン限界に近い性能が得られることがわかりつつある。また、LDPC符号は、 最小距離が符号長に比例するという性質があることから、その特徴として、ブロック誤り 確率特性がよく、さらに、ターボ符号等の復号特性において観測される、いわゆるエラー フロア現象が殆ど生じないことも利点として挙げられる。

[0006]

以下、このようなLDPC符号について具体的に説明する。なお、LDPC符号は、線形符号で あり、必ずしも2元である必要はないが、ここでは、2元であるものとして説明する。

[0007]

LDPC符号は、そのLDPC符号を定義する検査行列(parity check matrix)が疎なものであ ることを最大の特徴とするものである。ここで、疎な行列とは、行列のコンポーネントの "1"の個数が非常に少なく構成されるものであり、疎な検査行列をHで表すものとすると、 そのような検査行列としては、例えば、図1に示すように、各列のハミング重み("1"の 数) (weight)が"3"であり、且つ、各行のハミング重みが"6"であるもの等がある。

[0008]

このように、各行及び各列のハミング重みが一定である検査行列Hによって定義されるL DPC符号は、レギュラーLDPC符号と称される。一方、各行及び各列のハミング重みが一定



でない検査行列Hによって定義されるLDPC符号は、イレギュラーLDPC符号と称される。

[0009]

このようなLDPC符号による符号化は、検査行列Hに基づいて生成行列Gを生成し、この生 成行列Gを2元の情報メッセージに対して乗算することによって符号語を生成することで 実現される。具体的には、LDPC符号による符号化を行う符号化装置は、まず、検査行列H の転置行列 H^T との間に、式 $GH^T=0$ が成立する生成行列Gを算出する。ここで、生成行列Gが 、k×n行列である場合には、符号化装置は、生成行列Gに対してkビットからなる情報メッ セージ (ベクトルu) を乗算し、nビットからなる符号語 c (=uG) を生成する。この符 号化装置によって生成された符号語は、値が"0"の符号ビットが"+1"に、値が"1"の符号ビ ットが"-1"にといったようにマッピングされて送信され、所定の通信路を介して受信側 において受信されることになる。

[0010]

一方、LDPC符号の復号は、Gallagerが確率復号(Probabilistic Decoding)と称して提案 したアルゴリズムであって、バリアブルノード(variable node (メッセージノード(messa ge node)とも呼ばれる。))と、チェックノード(check node)とからなる、いわゆるタナ ーグラフ(Tanner graph)上での確率伝播(belief propagation)によるメッセージ・パッシ ング・アルゴリズムによって行うことが可能である。ここで、以下、適宜、バリアブルノ ードとチェックノードを、単に、ノードともいう。

[0011]

しかしながら、確率復号においては、各ノード間で受け渡されるメッセージが実数値で あることから、解析的に解くためには、連続した値をとるメッセージの確率分布そのもの を追跡する必要があり、非常に困難を伴う解析を必要とすることになる。そこで、Gallag erは、LDPC符号の復号アルゴリズムとして、アルゴリズムA又はアルゴリズムBを提案し ている。

[0012]

LDPC符号の復号は、一般的には、図2に示すような手順にしたがって行われる。なお、 ここでは、受信値をUo(uoi)とし、チェックノードから出力されるメッセージをujとし、 バリアブルノードから出力されるメッセージをviとする。また、ここでは、メッセージと は、値の"0"らしさを、いわゆる対数尤度比(log likelihood ratio)で表現した実数値で ある。

[0013]

まず、LDPC符号の復号においては、図2に示すように、ステップS11において、受信 値 U_0 $(u_{0\,i})$ が受信され、メッセージ u_i が"0"に初期化されるとともに、繰り返し処理のカウ ンタとしての整数をとる変数kが"0"に初期化され、ステップS12に進む。ステップS1 2において、受信値Uo(uoi)に基づいて、式(1)に示す演算を行うことによってメッセ ージvi が求められ、さらに、このメッセージvi に基づいて、式(2)に示す演算を行うこ とによってメッセージu_i が求められる。

$$\tanh\left(\frac{u_j}{2}\right) = \prod_{i=1}^{d_c-1} \tanh\left(\frac{v_i}{2}\right)$$

[0016]

. . . (2)

 \cdots (1)



ここで、式(1)と式(2) における d_v と d_c は、それぞれ、検査行列Hの縦方向(行方 向)と横方向(列方向)の"1"の個数を示す任意に選択可能とされるパラメータであり、 例えば、(3,6)符号の場合には、dv=3, dc=6となる。

[0017]

なお、式(1)または(2)の演算においては、それぞれ、メッセージを出力しようと する枝(edge)から入力されたメッセージを、和または積演算のパラメータとしては用いな いことから、和または積演算の範囲が、1乃至dv-lまたは1乃至dc-1となっている。また 、式 (2) に示す演算は、実際には、2入力v1, v2に対する1出力で定義される式 (3) に示す関数 $R(v_1,v_2)$ のテーブルを予め作成しておき、これを式(4)に示すように連続的 (再帰的) に用いることによって行われる。

[0018]

【数3】

 $x=2\tanh^{-1} \{\tanh (v_1/2) \tanh (v_2/2)\} = R(v_1, v_2)$

 $\cdot \cdot (3)$

[0019] 【数4】

 $u_i = R(v_1, R(v_2, R(v_3, \dots R(v_{d_c-2}, v_{d_c-1}))))$

 $\cdot \cdot \cdot (4)$

[0020]

ステップS12では、さらに、変数kが"1"だけインクリメントされ、ステップS13に 進む。ステップS13では、変数kが所定の繰り返し復号回数N以上であるか否かが判定さ れる。ステップS13において、変数kがN以上ではないと判定された場合、ステップS1 2に戻り、以下、同様の処理が繰り返される。

[0021]

また、ステップS13において、変数kがN以上であると判定された場合、ステップS1 4に進み、式(5)に示す演算を行うことによって最終的に出力する復号結果としてのメ ッセージvが求められて出力され、LDPC符号の復号処理が終了する。

[0022] 【数5】

 $v = u_{0i} + \sum_{i=1}^{d_v} u_i$

 $\cdot \cdot \cdot (5)$

[0023]

ここで、式 (5) の演算は、式 (1) の演算とは異なり、バリアブルノードに接続して いる全ての枝からの入力メッセージを用いて行われる。

[0024]


このようなLDPC符号の復号は、例えば(3,6)符号の場合には、図 3 に示すように、各ノ ード間でメッセージの授受が行われる。なお、図3における"="で示すノード(バリアブ ルノード)では、式(1)に示した演算が行われ、"+"で示すノード(チェックノード) では、式(2)に示した演算が行われる。特に、アルゴリズムAにおいては、メッセージ を 2 元化し、"+"で示すノードにて、dc-1個の入力メッセージの排他的論理和演算を行い 、"="で示すノードにて、受信値Rに対して、dv-1個の入力メッセージが全て異なるビット 値であった場合には、符号を反転して出力する。

[0025]

また、一方で、近年、LDPC符号の復号の実装法に関する研究も行われている。実装方法 について述べる前に、まず、LDPC符号の復号を摸式化して説明する。

[0026]





[0027]

LDPC符号の復号方法であるサムプロダクトアルゴリズム(Sum Product Algorithm)は、 バリアブルノードの演算とチェックノードの演算とを繰り返し行う。

[0028]

バリアブルノードでは、図6のように、式(1)の演算を行う。すなわち、図6におい て、計算しようとしている枝に対応するメッセージvi は、バリアブルノードに繋がってい る残りの枝からのメッセージuiおよびu2と、受信情報u0iを用いて計算される。他の枝に 対応するメッセージも同様に計算される。

[0029]

チェックノードの演算について説明する前に、式(2)を、式a×b=exp{ln(|a|)+ln(|b |)}×sign(a)×sign(b)の関係を用いて、式(6)のように書き直す。但し、sign(x)は、 x≧0のとき1であり、x<0のとき-1である。

[0030]

【数6】

$$\begin{split} u_{j} = & 2 tanh^{-1} \left(\prod_{i=1}^{d_{c}-1} tanh \left(\frac{v_{i}}{2} \right) \right) \\ = & 2 tanh^{-1} \left[exp \left\{ \sum_{i=1}^{d_{c}-1} ln \left(\left| tanh \left(\frac{v_{i}}{2} \right) \right| \right) \right\} \times \prod_{i=1}^{d_{c}-1} sign \left(tanh \left(\frac{v_{i}}{2} \right) \right) \right] \\ = & 2 tanh^{-1} \left[exp \left\{ - \left(\sum_{i=1}^{d_{c}-1} - ln \left(tanh \left(\frac{\left| v_{i} \right|}{2} \right) \right) \right) \right\} \right] \times \prod_{i=1}^{d_{c}-1} sign \left(v_{i} \right) \\ & \cdot \cdot \cdot \cdot \cdot (6) \end{split}$$

[0031]

更に、x≥0において、 φ (x)=ln(tanh(x/2))と定義すると、 φ ⁻¹ (x)=2tanh⁻¹ (e^{-x})であ るから、式(6)は、式(7)のように書くことができる。

[0032]

【数7】

$$u_{j} = \phi^{-1} \left(\sum_{i=1}^{d_{c}-1} \phi(|v_{i}|) \right) \times \prod_{i=1}^{d_{c}-1} \operatorname{sign}(v_{i})$$

 \cdots (7)

[0033]

チェックノードでは、図7のように、式(7)の演算を行う。すなわち、図7において 、計算しようとしている枝に対応するメッセージujは、チェックノードに繋がっている残 りの枝からのメッセージv1,v2,v3,v4,v5を用いて計算される。他の枝に対応するメッセー



ジも同様に計算される。

[0034]

なお、関数 ϕ (x)は、 ϕ (x)=ln((e^x+1)/(e^x-1))とも表すことができ、x>0において、 ϕ (x)= ϕ^{-1} (x)である。関数 ϕ (x)および ϕ^{-1} (x)をハードウェアに実装する際には、LUT(Look Up Table)を用いて実装される場合があるが、両者共に同一のLUTとなる。

[0035]

サムプロダクトアルゴリズムをハードウェアに実装する場合、式(1)で表わされるバリアブルノード演算および式(7)で表わされるチェックノード演算とを、適度な回路規模と動作周波数で繰り返し行うことが必要である。

[0036]

復号装置の実装の例として、まず、単純に各ノードの演算を一つずつ順次行うことによって復号を行う場合(full serial decoding)の実装法について説明する。

[0037]

なお、ここでは、例えば、図8の、30(行)×90(列)の検査行列で表現される符号 (符号化率2/3、符号長90)を復号することとする。図8の検査行列の1の数は269であり、従って、そのタナーグラフでは、枝の数は269個となる。ここで、図8の検査行列では、0を、"."で表現している。

[0038]

図9は、LDPC符号の1回復号を行う復号装置の構成例を示している。

[0039]

図9の復号装置では、その動作する1クロック(clock)ごとに、1つの枝に対応するメッセージが計算される。

[0040]

即ち、図9の復号装置は、2つの枝用メモリ100および102、1つのチェックノード計算器101、1つのバリアブルノード計算器103、1つの受信用メモリ104、1つの制御部105からなる。

[0041]

図9の復号装置では、枝用メモリ100または102からメッセージデータが1つずつ読み出され、そのメッセージデータを用いて、所望の枝に対応するメッセージデータが計算される。そして、その計算によって求められたメッセージデータが1つずつ後段の枝用メモリ102または100に格納されていく。繰り返し復号を行う際には、この1回復号を行う図9の復号装置を複数個縦列に連接するか、もしくは図9の復号装置を繰り返し用いることによって、繰り返し復号を実現する。なお、ここでは、例えば、図9の復号装置が複数個接続されているものとする。

[0042]

枝用メモリ100は、前段の復号装置(図示せず)のバリアブルノード計算器103から供給されるメッセージD100を、後段のチェックノード計算器101が読み出す順番に格納していく。そして、枝用メモリ100は、チェックノード計算のフェーズでは、メッセージD100を、格納してある順番通りに、メッセージD101として、チェックノード計算器101に供給する。

[0043]

チェックノード計算器101は、制御部105から供給される制御信号D106に基づき、 枝用メモリ100から供給されるメッセージD101を用いて、式(7)に従って演算を行い 、その演算によって求められたメッセージD102を、後段の枝用メモリ102に供給する。

[0044]

枝用メモリ 102は、前段のチェックノード計算器 101から供給されるメッセージD102を、後段のバリアブルノード計算器 103が読み出す順番に格納していく。そして、枝用メモリ102は、バリアブルノード計算のフェーズでは、メッセージD102を、格納してある順番通りに、メッセージD103として、バリアブルノード計算器 103に供給する。

[0045]



さらに、バリアブルノード計算器 1 0 3 には、制御部 1 0 5 から制御信号D107が供給さ れるとともに、受信用メモリ104から受信データD104が供給される。バリアブルノード 計算器103は、制御信号D107に基づき、枝用メモリ100から供給されるメッセージD1 03と受信用メモリ100から供給される受信データD104を用い、式(1)に従って演算を 行い、その演算の結果得られるメッセージD105を、図示せぬ後段の復号装置の枝用メモリ 100に供給する。

[0046]

受信用メモリ104には、LDPC符号化された受信データ(LDPC符号)が格納される。制 御部105は、バリアブルノード演算を制御する制御信号D106と、チェックノード演算を 制御する制御信号D107を、それぞれチェックノード計算器101とバリアブルノード計算 器103に供給する。制御部105は、枝用メモリ100に全ての枝のメッセージが格納 されたとき、チェックノード計算器 101に制御信号D106を供給し、枝用メモリ102に 全ての枝のメッセーが格納されたとき、バリアブルノード計算器103に制御信号D107を 供給する。

[0047]

図10は、チェックノード演算を1つずつ行う図9のチェックノード計算器101の構 成例を示している。

[0048]

なお、図10では、各メッセージが符号ビットを合わせて合計6ビット(bit)に量子化 されているものとして、チェックノード計算器101を表している。また、図10では、 図8の検査行列で表わされるLDPC符号のチェックノード演算が行われる。さらに、図10 のチェックノード演算器101には、クロックckが供給され、このクロックckは、必 要なブロックに供給されるようになっている。そして、各ブロックは、クロックckに同 期して処理を行う。

[0049]

図10のチェックノード計算器101は、制御部105から供給される、例えば、1ビ ットの制御信号D106に基づき、枝用メモリ100から1つずつ読み込まれるメッセージD1 01を用いて、式(7)にしたがって演算を行う。

[0050]

即ち、チェックノード計算器101では、検査行列の各列に対応するバリアブルノード からの 6 ビットのメッセージD101(メッセージvi)が 1 つずつ読み込まれ、その下位ビッ トである絶対値D122(|vi|)がLUT121に、その最上位ビットである符号ビットD121がEXO R回路129とFIFO(First In First Out)メモリ133にそれぞれ供給される。また、チ エックノード計算器101には、制御部105から制御信号D106が供給され、その制御信 号D106は、セレクタ124とセレクタ131に供給される。

[0051]

LUT 1 2 1 は、絶対値D122(|v_i|)に対して、式(7)における ϕ (|v_i|)の演算を行った 5 ビットの演算結果D123 (φ(|vi|)) を読み出し、加算器 1 2 2 とFIF0メモリ 1 2 7 に供 給する。

[0052]

加算器 1 2 2 は、演算結果D123(φ(|vi|))とレジスタ 1 2 3 に格納されている 9 ビッ トの値D124とを加算することにより、演算結果D123を積算し、その結果得られる9ビット の積算値をレジスタ123に再格納する。なお、検査行列の1行に亘る全ての枝からのメ ッセージD101の絶対値D122($|v_i|$)に対する演算結果が積算された場合、レジスタ123は リセットされる。

[0053]

検査行列の1行に亘るメッセージD101が1つずつ読み込まれ、レジスタ123に1行分の 演算結果D123が積算された積算値が格納された場合、制御部105から供給される制御信 号D106は、0から1に変化する。例えば、行の重み(row weight)が「9」である場合、 制御信号D106は、1から8クロック目までは、「0」となり、9クロック目では「1」と



なる。

[0054]

制御信号D106が「1」の場合、セレクタ124は、レジスタ123に格納されている値 、即ち、検査行列の1行に亘る全ての枝からのメッセージD101(メッセージvi)から求め られた φ (|vi|)が積算された 9 ビットの値D124 (i = 1 から i = d c までの Σ φ (|vi|)) を選択し、値D125として、レジスタ125に出力して格納させる。レジスタ125は、格 納している値D125を、9ビットの値D126として、セレクタ124と加算器126に供給す る。制御信号D106が「0」の場合、セレクタ124は、レジスタ125から供給された値 D126を選択し、レジスタ125に出力して再格納させる。即ち、検査行列の1行に亘る全 ての枝からのメッセージD101(メッセージvi)から求められた φ (|vi|)が積算されるまで 、レジスタ125は、前回積算された ϕ ($|v_i|$)を、セレクタ124と加算器126に供給 する。

[0055]

一方、FIFOメモリ127は、レジスタ125から新たな値D126(i=1から $i=d_{\mathfrak{c}}$ ま での $\Sigma_{\phi}(|v_i|)$) が出力されるまでの間、LUT 1 2 1 が出力した演算結果D123($\phi(|v_i|)$)を遅延し、5ビットの値D127として減算器126に供給する。減算器126は、レジス タ125から供給された値D126から、FIFOメモリ127から供給された値D127を減算し、 その減算結果を、5ビットの減算値D128としてLUT128に供給する。即ち、減算器12 6 は、検査行列の1行に亘る全ての枝からのメッセージD101(メッセージvi)から求めら れた φ (|vi|)の積算値から、求めたい枝からのメッセージD101(メッセージvi)から求め られた ϕ (|vi|)を減算して、その減算値(i=1から $i=d_c-1$ までの Σ ϕ (|vi|))を 減算値D128としてLUT128に供給する。

[0056]

LUT 1 2 8 は、減算値D128 (i=1 から $i=d_c-1$ までの Σ ϕ ($|v_i|$))に対して、式(7) における ϕ^{-1} (Σ ϕ ($|v_i|$)) の演算を行った 5 ビットの演算結果D129 (ϕ^{-1} (Σ ϕ (|v|) ;1)))を出力する。

[0057]

以上の処理と並行して、EXOR回路129は、レジスタ130に格納されている1ビット の値D131と符号ビットD121との排他的論理和を演算することにより、符号ビットどうしの 乗算を行い、1ビットの乗算結果D130をレジスタ130に再格納する。なお、検査行列の 1行に亘る全ての枝からのメッセージD101の符号ビットD121が乗算された場合、レジスタ 130はリセットされる。

[0058]

検査行列の1行に亘る全ての枝からのメッセージD101の符号ビットD121が乗算された乗 算結果D130 (i=1から d_c までの $\Pi sign(v_i)$) がレジスタ130に格納された場合、制 御部105から供給される制御信号D106は、「0」から「1」に変化する。

[0059]

制御信号D106が「1」の場合、セレクタ131は、レジスタ130に格納されている値 、即ち、検査行列の1行に亘る全ての枝からのメッセージD101の符号ビットD121が乗算さ れた値D131 (i=1から $i=d_c$ までの $\Pi sign(v_i)$) を選択し、1ビットの値D132として レジスタ132に出力して格納させる。レジスタ132は、格納している値D132を、1ビ ットの値D133としてセレクタ131とEXOR回路134に供給する。制御信号D106が「0」 の場合、セレクタ131は、レジスタ132から供給された値D133を選択し、レジスタ1 32に出力して再格納させる。即ち、検査行列の1行に亘る全ての枝からのメッセージD1 01 (メッセージvi) の符号ビットD121が乗算されるまで、レジスタ132は、前回格納し た値を、セレクタ131とEXOR回路134に供給する。

[0060]

一方、FIFOメモリ133は、レジスタ132から新たな値D133(i=1から i=d。ま でのII sign(vi)) がEXOR回路134に供給されるまでの間、符号ビットD121を遅延し、1 ビットの値D134としてEXOR回路134に供給する。EXOR回路134は、レジスタ132か



ら供給された値D133と、FIFOメモリ133から供給された値D134との排他的論理和を演算 することにより、値D133を、値D134で除算し、1ビットの除算結果を除算値D135として出 力する。即ち、EXOR回路134は、検査行列の1行に亘る全ての枝からのメッセージD101 の符号ビットD121 (sign(|vi|)) の乗算値を、求めたい枝からのメッセージD101の符号ビ ットD121 ($sign(|v_i|)$) で除算して、その除算値(i=1から $i=d_c-1$ までの $\Pi sign($ |vi|)) を除算値D135として出力する。

[0061]

チェックノード計算器101では、LUT128から出力された5ビットの演算結果D129 を下位5ビットとするとともに、EXOR回路134から出力された1ビットの除算値D135を 最上位ビットとする合計 6 ビットがメッセージD102(メッセージuj)として出力される。

[0062]

以上のように、チェックノード計算器101では、式(7)の演算が行われ、メッセー ジui が求められる。

[0063]

なお、図8の検査行列の行の重みの最大は9であるため、即ち、チェックノードに供給 されるメッセージの最大数は9であるため、チェックノード計算器101は、9個のメッ セージ (φ(|vi|)) を遅延させるFIFOメモリ127とFIFOメモリ133を有している。行 の重みが9未満の行のメッセージを計算するときには、FIFOメモリ127とFIFOメモリ1 33における遅延量が、その行の重みの値に減らされる。

[0064]

図11は、バリアブルノード演算を1つずつ行う図9のバリアブルノード計算器103 の構成例を示している。

[0065]

なお、図11では、各メッセージが符号ビットを合わせて合計 6 ビット(bit)に量子化 されているものとして、バリアブルノード計算器103を表している。また、図11では 、図8の検査行列で表わされるLDPC符号のバリアブルノード演算が行われる。さらに、図 11のバリアブルノード計算機103には、クロックckが供給され、クロックckは、 必要なブロックに供給されるようになっている。そして、各ブロックは、クロックckに 同期して処理を行う。

[0066]

図11のバリアブルノード計算器103は、制御部105から供給される、例えば、1 ビットの制御信号D107に基づき、枝用メモリ102から1つずつ読み込まれるメッセージ D103と、受信用メモリ104から読み込まれる受信データD104を用いて、式(1)にした がって演算を行う。

[0067]

即ち、バリアブルノード計算器103では、検査行列の各行に対応するチェックノード からの 6 ビットのメッセージD103(メッセージuj)が 1 つずつ読み込まれ、そのメッセー ジD103が、加算器 1 5 1 とFIFOメモリ 1 5 5 に供給される。また、バリアブルノード計算 器103では、受信用メモリ104から6ビットの受信データD104が1つずつ読み込まれ 、加算器156に供給される。さらに、バリアブルノード計算器103には、制御部10 5から制御信号D107が供給され、その制御信号D107は、セレクタ153に供給される。

[0068]

加算器151は、メッセージD103 (メッセージuj) とレジスタ152に格納されている 9ビットの値D151とを加算することにより、メッセージD103を積算し、その結果得られる 9ビットの積算値を、レジスタ152に再格納する。なお、検査行列の1列に亘る全ての 枝からのメッセージD103が積算された場合、レジスタ152はリセットされる。

[0069]

検査行列の1列に亘るメッセージD103が1つずつ読み込まれ、レジスタ152に1列分の メッセージD103が積算された値が格納された場合、制御部105から供給される制御信号 D107は、「0」から「1」に変化する。例えば、列の重みが「5」である場合、制御信号



D107は、1から4クロック目までは「0」となり、5クロック目では「1」となる。

[0070]

制御信号D107が「1」の場合、セレクタ153は、レジスタ152に格納されている値、即ち、検査行列の1列に亘る全ての枝からのメッセージD103(メッセージ u_j)が積算された9ビットの値D151(j=1から d_v までの Σu_j)を選択し、レジスタ154に出力して格納させる。レジスタ154は、格納している値D151を、9ビットの値D152として、セレクタ153と加減算器156に供給する。制御信号D107が「0」の場合、セレクタ153は、レジスタ154から供給された値D152を選択し、レジスタ154に出力し再格納させる。即ち、検査行列の1列に亘る全ての枝からのメッセージD103(メッセージ u_j)が積算されるまで、レジスタ154は、前回積算された値を、セレクタ153と加減算器156に供給する。

[0071]

一方、FIFOメモリ 155 は、レジスタ 154 から新たな値D152(j=1 から dv までの Σu_j)が出力されるまでの間、チェックノードからのメッセージD103を遅延し、6 ビット の値D153として加減算器 156 に供給する。加減算器 156 は、レジスタ 154 から供給 された値D152から、FIFOメモリ 155 から供給された値D153を減算する。即ち、加減算器 156 は、検査行列の1列に亘る全ての枝からのメッセージD103(メッセージ u_j)の積算値から、求めたい枝からのメッセージ u_j を減算して、その減算値(j=1 から dv-1 までの Σu_j)を求める。さらに、加減算器 156 には、その減算値(j=1 から dv-1 までの Σu_j)に、受信用メモリ 104 から供給された受信データD104を加算して、その結果 得られる 6 ビットの値をメッセージD105(メッセージ v_i)として出力する。

[0072]

以上のように、バリアブルノード計算器 103 では、式(1)の演算が行われ、メッセージ v_i が求められる。

[0073]

なお、図8の検査行列の列の重みの最大は5であるため、即ち、バリアブルノードに供給されるメッセージの最大数は5であるため、バリアブルノード計算器103は、5個のメッセージ (u_i) を遅延させるFIFOメモリ155を有している。列の重みが5未満の列のメッセージを計算するときには、FIFOメモリ155における遅延量が、その列の重みの値に減らされる。

[0074]

図9の復号装置では、検査行列の重みにしたがって、制御部105から制御信号が与えられる。そして、図9の復号装置によれば、枝用メモリ100および102、並びにチェックノード計算器101およびバリアブルノード計算器103のFIFOメモリ127, 133, 155の容量さえ足りれば、制御信号のみを変えることで様々な検査行列のLDPC符号を復号することができる。

[0075]

なお、図示しないが、図9の復号装置において、復号の最終段においては、式(1)の バリアブルノード演算の代わりに、式(5)の演算が行われ、その演算結果が、最終的な 復号結果として出力される。

[0076]

図9の復号装置を繰り返し用いて、LDPC符号を復号する場合には、チェックノード演算とバリアブルノード演算とが交互に行われる。即ち、図9の復号装置では、チェックノード計算器101によるチェックノード演算の結果を用いて、バリアブルノード計算器103によりバリアブルノード演算が行われ、バリアブルノード計算器103によるバリアブルノード演算の結果を用いて、チェックノード計算器101によりチェックノード演算が行われる。

[0077]

従って、269の枝を有する図8の検査行列を用いた1回の復号に、269×2=538クロック(clock)を必要とする。例えば、50回の繰り返し復号を行うためには、符号長である



90個の符号(受信データ)を1フレームとして、その1フレームを受信する間に、538×5 0=26900クロック動作することが必要であり、受信周波数の約300 (≒26900/90) 倍の 高速動作が必要になる。受信周波数が数十MHzであるとすると、GHz以上の速度での動作を 要求されることになる

[0078]

また、図9の復号装置を、例えば、50台連接して、LDPC符号を復号する場合には、1 フレーム(frame)目のバリアブルノード演算を行っている間に、2フレーム目のチェック ノード演算を行い、3フレーム目のバリアブルノード演算を行う、というように、複数の バリアプルノード演算とチェックノード演算とを同時に行うことができる。この場合、 9 0個の符号を受信する間に、269個の枝を計算すればよいので、復号装置は、受信周波 数の約3 (≒269/90) 倍の周波数で動作すればよいことになり、十分に実現可能である。 しかしながら、この場合、回路規模が、単純には、図9の復号装置の50倍になる。

[0079]

次に、全ノードの演算を同時に行うことによって復号を行う場合(full parallel decod ing)の復号装置の実装法について説明する。

[0080]

この実装法については、例えば、非特許文献1に記載されている。

[0081]

図12は、図8の検査行列で表現される符号(符号化率2/3、符号長90)を復号する復 号装置の一例の構成を示している。

[0082]

図12の復号装置では、枝用メモリ202または206から、269個ある枝に対応す るメッセージデータを全て同時に読み出し、そのメッセージデータを用いて、269個の 枝に対応する新たなメッセージデータを演算する。さらに、その演算の結果求められた新 たなメッセージデータが全て同時に後段の枝用メモリ206または202に格納されてい く。そして、図12の復号装置を繰り返し用いることで繰り返し復号が実現される。

[0083]

図12において、復号装置は、1つの受信用メモリ205、2つの枝入れ替え装置20 0および203、2つの枝用メモリ202および206、30個のチェックノード計算器 2011乃至20130、90個のバリアブルノード計算器2041乃至20490からなる。 以下、各部について詳細に説明する。

[0084]

枝用メモリ206は、前段のバリアブルノード計算器2041万至20490からのメッ セージD2061乃至D20690を全て同時に格納し、次の時刻(次のクロックのタイミング)に 、メッセージD2061乃至D20690を、メッセージD2071乃至D20790として読み出し、次段の枝 入れ替え装置200に、メッセージD200(D2001乃至D200go)として供給する。枝入れ替え 装置200は、枝用メモリ206から供給されたメッセージD2001乃至D20090の順番を、 図8の検査行列にしたがって並び替え(入れ替え)、チェックノード計算器2011乃至 20130に、メッセージD2011乃至D20130として供給する。

[0.085]

チェックノード計算器2011乃至20130は、枝入れ替え装置200から供給される メッセージD2011乃至D20130を用いて式(7)にしたがって演算を行い、その演算の結果 得られるメッセージD2021乃至D20230を、枝用メモリ202に供給する。

[0086]

枝用メモリ202は、前段のチェックノード計算器2011乃至20130から供給され るメッセージD2021乃至D20230を全て同時に格納し、次の時刻に、そのすべてのメッセー ジD2021乃至D20230を、メッセージD2031乃至D20330として、次段の枝入れ替え装置203 に供給する。

[0087]

枝入れ替え装置 2 0 3 は、枝用メモリ 2 0 2 から供給されたメッセージD2031 乃至D2033



0の順番を図8の検査行列にしたがって並び替え、バリアブルノード計算器2041乃至2 0 4goに、メッセージD2041乃至D204goとして供給する。

[0088]

バリアブルノード計算器2041乃至20490は、枝入れ替え装置203から供給され るメッセージD2041乃至D20490と、受信用メモリ205から供給される受信データD2051乃 至D20500を用いて式 (1) にしたがって演算を行い、その演算の結果得られるメッセージ D2061乃至D20690を、次段の枝用メモリ206に供給する。

図13は、チェックノード演算を同時に行う図12のチェックノード計算器201 m(m=1, 2, ・・・, 30) の構成例を示している。

[0090]

図13のチェックノード計算器201mでは、図10のチェックノード計算器101と 同様にして、式(7)のチェックノード演算が行われるが、そのチェックノード演算が、 すべての枝について同時に行われる。

[0091]

即ち、図13のチェックノード計算器201mでは、枝入れ替え装置200から供給さ れる図8の検査行列の各列に対応するバリアブルノードからのメッセージD2211乃至D2219 (vi) が全て同時に読み込まれ、それぞれの下位 5 ビットである絶対値D2221 乃至D2229 (|vi|) がLUT2211乃至2219にそれぞれ供給される。また、メッセージD2211乃至D221 g(vi)の最上位ビットである 1 ビットの符号ビットD2231 乃至D223g が、EXOR回路 2 2 6 1 乃至226gにそれぞれ供給されるとともに、EXOR回路225に供給される。

[0092]

LUT 2 2 1 1 乃至 2 2 1 g は、絶対値D2221 乃至D222g (|vi|) に対して、式 (7) におけ るφ(|vi|)の演算を行った5ビットの演算結果D2241乃至D224g(φ (|vi|))をそれぞれ 読み出し、それぞれを減算器2231乃至223gに供給する。また、LUT2211乃至22 19は、演算結果D2241乃至D2249 (φ (|vi|)) を加算器 2 2 2 に供給する。

[0093]


加算器 2 2 2 は、演算結果D2241 乃至D2249 (φ (|vi |)) の値の総和(1 行分の演算結 果の総和)を演算し、9ビットの演算結果D225 (i = 1 から 9 の ∑ φ (|vi|)) を、減算 器2231乃至223gに供給する。減算器2231乃至223gは、演算結果D225から、演 算結果D2241乃至D224g (φ (|vi|)) をそれぞれ減算し、5ビットの減算値D2271乃至D22 7gを、LUT 2 2 41乃至 2 2 4gに供給する。即ち、減算器 2 2 31乃至 2 2 3gは、全ての 枝からのメッセージvi から求められた φ (|vi |)の積算値から、求めたい枝からのメッセー $ec{y}_{ ext{v}_{ ext{i}}}$ から求められた ϕ ($ec{v}_{ ext{i}}$ $ec{v}_{ ext{i}}$)を減算して、その減算値D227 $ec{D}$ 227 $ec{v}_{ ext{i}}$ $ec{v}_{ ext{i}}$ のΣφ(|vi|)) をLUT 2 2 41乃至 2 2 49にそれぞれ供給する。LUT 2 2 41乃至 2 2 49は 、減算値D227₁乃至D227₉に対して、式(7)における φ⁻¹(Σ φ(|vi|))の演算を行った 5 ビットの演算結果D2281乃至D2289を読み出して出力する。

[0094]

一方、EXOR回路 2 2 5 は、全ての符号ビットD2231 乃至D223g の排他的論理和を演算する ことにより、符号ビットD2231乃至D223gの乗算を行い、1ビットの乗算値D226(1行分の 符号ビットの乗算値(i = 1 から 9 までの Π sign (vi))) をEXOR回路 2 2 6 1 乃至 2 2 6gにそれぞれ供給する。EXOR回路2261万至226gは、乗算値D226と符号ビットD2231 乃至D223g それぞれとの排他的論理を演算することにより、乗算値D226を、符号ビットD22 3_1 乃至 $D223_9$ それぞれで除算した1ビットの除算値 $D229_1$ 乃至 $D229_9$ (i=1から8までの **Πsign (vi)) を求めて出力する。**

[0095]

チェックノード計算器201mでは、LUT2241乃至224gから出力された5ビットの 演算結果D2281乃至D2289それぞれを下位5ビットとするとともに、EXOR回路2261乃至 2 2 6 g から出力された除算値D2291乃至D229g それぞれを最上位ビットとする合計 6 ビッ トが、チェックノード演算の結果得られるメッセージD2301乃至D2309として出力される。



[0096]

以上のように、チェックノード計算器201㎡では、式(7)の演算が行われ、メッセ ージui が求められる。

[0097]

なお、図13では、各メッセージが符号ビットを合わせて合計6ビットに量子化されて いるものとして、チェックノード計算器201mを表している。また、図13の回路は1 つのチェックノードに相当する。ここで処理の対象としている図8の検査行列については 、その行数である30行のチェックノードが存在するため、図12の復号装置は、図13 に示したようなチェックノード計算器201mを30個有している。

[0098]

ここで、図13のチェックノード計算器201 電では、9個のメッセージを同時に計算 することができる。そして、ここで処理の対象としている図8の検査行列の行の重みは、 第1行が8で、第2乃至第30行が9であるため、即ち、チェックノードに供給されるメ ッセージの数が、8のケースが1つと、9のケースが29あるため、チェックノード計算 器2011は、図13の回路と同様の8つのメッセージを同時に計算することができる回 路構成となっており、残りのチェックノード計算器2012乃至20130は、図13の回 路と同一構成となっている。

[0099]

図14は、バリアブルノード演算を同時に行う図12のバリアブルノード計算器204 $_{p}$ (p=1, 2, · · · , 90) の構成例を示している。

[0100]

図14のバリアブルノード計算器204pでは、図11のバリアブルノード計算器10 3と同様にして、式(1)のバリアブルノード演算が行われるが、そのバリアブルノード 演算が、すべての枝について同時に行われる。

[0101]

即ち、図14のバリアブルノード計算器204pでは、枝入れ替え装置203から供給 される、検査行列の各行に対応するチェックノードからの6ビットのメッセージD2511乃 至D251s (メッセージuj) が全て同時に読み込まれ、それぞれ加算器2521乃至252s に供給されるとともに、加算器251に供給される。また、バリアブルノード計算器20 4_p には、受信用メモリ 2 0 5 から受信データD271が供給され、その受信データD271は、 加減算器2521乃至2525に供給される。

[0102]

加算器 2 5 1 は、全てのメッセージD251₁ 乃至D251₅ (メッセージu_j) を積算し、9 ビッ トの積算値D252(1列分のメッセージの総和値(j=1 から 5 までの Σu_{j}))を加減算器 2521乃至2525に供給する。加減算器2521乃至2525は、加算值D252から、メッ セージD25 1_1 乃至D25 1_5 (メッセージ u_i)をそれぞれ減算する。即ち、加減算器25 2_1 乃 至2525は、全ての枝からのメッセージujの積算値D252から、求めたい枝からのメッセ ージD251 $_1$ 乃至D251 $_5$ (メッセージ $_{
m U_j}$)をそれぞれ減算して、その減算値($_{
m j}=1$ から $_4$ ま でのΣuj)を求める。

[0103]

さらに、加減算器252 $_1$ 乃至252 $_5$ は、減算値(j=1から4までの Σu_j)に、受信 データD271 (wi) を加算して、6ビットの加算値D2531乃至D2535を、バリアブルノード 演算の結果として出力する。

[0104]

以上のように、バリアブルノード計算器204,では、式(1)の演算が行われ、メッ セージvi が求められる。

[0105]

なお、図14では、各メッセージが符号ビットを合わせて合計6ビットに量子化されて いるものとして、バリアブルノード計算器204gを表している。また、図14の回路は 1つのバリアブルノードに相当する。ここで処理の対象としている図8の検査行列につい



ては、その列数である90列のバリアブルノードが存在するから、図12の復号装置は、 図14に示したような回路を90個有している。

[0106]

ここで、図14のバリアブルノード計算器204pでは、5個のメッセージを同時に計 算することができる。そして、ここで処理の対象としている図8の検査行列は、重みが5 , 3,2,1の列が、それぞれ、15列、45列、29列、1列あるので、バリアプルノ ード計算器2041乃至20490のうちの15個は、図14の回路と同一構成となってお り、残りの45個、29個、1個は、図14の回路と同様の3,2,1つのメッセージを それぞれ同時に計算することができる回路構成となっている。

[0107]

なお、図示しないが、図12の復号装置においても、図9における場合と同様に、復号 の最終段においては、式(1)のバリアブルノード演算の代わりに、式(5)の演算が行 われ、その演算結果が最終的な復号結果として出力される。

[0108]

図12の復号装置によれば、269個ある枝に対応するメッセージすべてを1クロック で同時に計算することができる。

[0109]

図12の復号装置を繰り返し用いて復号する場合には、チェックノード演算とバリアブ ルノード演算とを交互に行い、1回の復号を2クロックで行うことができる。従って、例 えば、50回の復号を行うためには、符号長が90個の符号を1フレームとする受信デー タを受信する間に2×50=100クロック動作すれば良いことになり、ほぼ受信周波数と同一 の動作周波数でよいことになる。一般的に、LDPC符号は、符号長が数千から数万と大きい ことから、図12の復号装置を用いれば、復号回数を極めて多くすることができ、誤り訂 正性能の向上を期待することができる。

[0110]

しかしながら、図12の復号装置は、タナーグラフのすべての枝に対応するメッセージ の演算を、並列で行うため、回路規模が、符号長に比例して大きくなる。また、図12の 復号装置を、ある符号長の、ある符号化率の、ある検査行列を持つLDPC符号の復号を行う 装置として構成した場合、その復号装置において、他の符号長や、他の符号化率、他の検 査行列を持つLDPC符号の復号を行うことは困難となる。即ち、図12の復号装置は、図9 の復号装置のように、制御信号を変えるだけでは、様々な符号を復号することに対処する ことが困難であり、符号依存性が高い。

[0111]

図9および図12の復号装置の他に、一つでも全てでもなく、4つずつのメッセージの 計算を同時に行う実装法について、例えば、非特許文献 2 に述べられているが、この場合 、メモリの異なるアドレスからの同時読み出し、もしくは同時書き込みを避けることが一 般的には容易でなく、メモリアクセス制御が困難であるという問題がある。

[0112]

また、サムプロダクトアルゴリズムを近似して実装する方法なども提案されているが、 この方法では、性能の劣化を招いてしまう。

【非特許文献 1】C. Howland and A. Blanksby, "Parallel Decoding Architectures for Low Density Parity Check Codes", Symposium on Circuits and Systems, 200

【非特許文献 2 】 E. Yeo, P. Pakzad, B. Nikolic and V. Anantharam, "VLSI Archi tectures for iterative Decoders in Magnetic Recording Channels", IEEE Transa ctions on Magnetics, Vol. 37, No. 2, March 2001

【発明の開示】

【発明が解決しようとする課題】

[0113]

サムプロダクトアルゴリズムをハードウェアに実装する場合には、上述したように、枝 出証特2004-3011373



に対応するメッセージの演算 (チェックノード演算とビットノード(bit node)計算) を、 1つずつシリアル(serial)に行う方法、すべて並列(フルパラレル(full parallel)) に 行う方法、幾つかずつ並列 (パラレル(parallel)) に行う方法がある。

[0114]

しかしながら、枝に対応するメッセージの演算を1つずつ行う方法では、高い動作周波 数が必要となる。そこで、スループット(throughput)を上げる方法として、装置を、パイ プライン(pipeline)化する方法があるが、この場合、回路規模、特にメモリ (の容量) が 大きくなってしまう。

[0115]

また、メッセージの演算を全て並列に行う方法では、ロジック(logic)の回路規模が大 きくなるとともに、符号依存性が高くなる。

[0116]

さらに、メッセージの演算を、幾つかずつ並列に行う方法では、メモリアクセスの制御 が難しくなる。

[0117]

本発明は、このような状況に鑑みてなされたものであり、ロジック、メモリ共に回路規 模を抑制しつつ、動作周波数も十分実現可能な範囲に抑え、メモリアクセスの制御も容易 に行うことができるようにするものである。

【課題を解決するための手段】

[0118]

本発明の復号装置は、P×Pの単位行列、その単位行列のコンポーネントである1のうち の1個以上が0になった行列である準単位行列、単位行列もしくは準単位行列をサイクリ ックシフトした行列であるシフト行列、単位行列、準単位行列、もしくはシフト行列のう ちの複数の和である和行列、またはP×Pの0行列を構成行列として、LDPC符号の検査行列 が、複数の構成行列の組合せで表される場合において、LDPC符号の復号のためのP個のチ ェックノードの演算を同時に行う第1の演算手段と、LDPC符号の復号のためのP個のバリ アブルノードの演算を同時に行う第2の演算手段とを備えることを特徴とする。

[0119]

第1の演算手段は、チェックノードの演算を行うP個のチェックノード計算器を有し、 第2の演算手段は、バリアブルノードの演算を行うP個のバリアブルノード計算器を有す るようにすることができる。

[0120]

P個のチェックノードの演算、またはP個のバリアブルノードの演算の結果得られるP個 の枝に対応するメッセージデータを同時に読み書きするメッセージ記憶手段をさらに備え るようにすることができる。

[0121]

メッセージ記憶手段は、チェックノードの演算時に読み出される枝に対応するメッセー ジデータを、検査行列の1を行方向に詰めるように格納するようにすることができる。

[0122]

メッセージ記憶手段は、バリアブルノード演算時に読み出される枝に対応するメッセー ジデータを、検査行列の 1 を列方向に詰めるように格納するようにすることができる。

[0123]

メッセージ記憶手段は、検査行列を表す構成行列のうちの、重みが2以上の構成行列に ついて、その構成行列を、重みが1の単位行列、準単位行列、またはシフト行列の和の形 で表現したときの、その重みが1の単位行列、準単位行列、またはシフト行列に属するP 個の枝に対応するメッセージを、同一のアドレスに格納するようにすることができる。

[0124]

メッセージ記憶手段は、行数/P個のFIFOと、列数/P個のFIFOとで構成され、行数/P 個のFIFOと列数/P個のFIFOは、それぞれ、検査行列の行と列の重みに対応するワード数 を有するようにすることができる。



メッセージ記憶手段は、RAM(Random Access Memory)で構成され、RAMは、メッセージデ ータを、読み出される順番に詰めて格納し、格納位置順に読み出すようにすることができ る。

[0126]

LDPC符号の受信情報を格納するとともに、P個の受信情報を同時に読み出す受信情報記 憶手段をさらに備えるようにすることができる。

[0127]

受信情報記憶手段は、受信情報を、バリアブルノードの演算に必要となる順番に読み出 すことができるように格納するようにすることができる。

[0128]

P個のチェックノードの演算、またはP個のバリアブルノードの演算の結果得られるメッ セージを並べ替える並べ替え手段をさらに備えるようにすることができる。

[0129]

並べ替え手段は、バレルシフタで構成されるようにすることができる。

[0130]

第1の演算手段と第2の演算手段は、P個の枝に対応するメッセージを求めるようにす ることができる。

[0131]

第1の演算手段は、P個のチェックノードの演算とP個のバリアブルノードの演算の一部 とを行い、第2の演算手段は、P個のバリアブルノードの演算の他の一部を行うようにす ることができる。

[0132]

第1の演算手段は、P個のチェックノードの演算とP個のバリアブルノードの演算の一部 を行うP個の計算器を有し、第2の演算手段は、P個のバリアブルノードの演算の他の一部 を行うP個の計算器を有するようにすることができる。

[0133]

第1の演算手段がP個のチェックノードの演算とP個のバリアブルノードの演算の一部を 行うことにより得られるP個の枝に対応する第1の復号途中結果を同時に読み書きする第 1の復号途中結果記憶手段をさらに備えるようにすることができる。

[0134]

第1の復号途中記憶手段は、P個のバリアブルノードの演算の他の一部を行う時に読み 出される枝に対応する第1の復号途中結果を、検査行列の1を行方向に詰めるように格納 するようにすることができる。

[0135]

第1の復号途中結果記憶手段は、2個のシングルポートRAM(Random Access Memory)で あるようにすることができる。

[0136]

2個のシングルポートRAMは、第1の復号途中結果をP個ずつ交互に格納するようにする ことができる。

[0137]

2個のシングルポートRAM(Random Access Memory)は、それぞれ同一のアドレスに格納 している第1の復号途中結果を読み出すようにすることができる。

[0138]

第1の復号途中結果記憶手段は、検査行列を表す構成行列のうちの、重みが2以上の構 成行列について、その構成行列を、重みが1の単位行列、準単位行列、またはシフト行列 の和の形で表現したときの、その重みが1の単位行列、準単位行列、またはシフト行列に 属するP個の枝に対応する第1の復号途中結果を、同一のアドレスに格納するようにする ことができる。

[0139]



第2の演算手段がP個のバリアブルノードの演算の他の一部を行うことにより得られるP個の枝に対応する第2の復号途中結果を同時に読み書きする第2の復号途中結果記憶手段をさらに備えるようにすることができる。

[0140]

LDPC符号の受信情報を格納するとともに、P個の受信情報を同時に読み出す受信情報記憶手段をさらに備えるようにすることができる。

[0141]

受信情報記憶手段は、受信情報を、P個のバリアブルノードの演算の他の一部の演算に 必要となる順番に読み出すことができるように格納するようにすることができる。

[0142]

第1の演算手段がP個のチェックノードの演算とP個のバリアブルノードの演算の一部を行うことにより得られる第1の復号途中結果、または第2の演算手段がP個のバリアブルノードの演算の他の一部を行うことにより得られる第2の復号途中結果を並べ替える並べ替え手段をさらに備えるようにすることができる。

[0143]

並べ替え手段は、バレルシフタで構成されるようにすることができる。

[0144]

第1の演算手段は、P個のチェックノードの演算の一部を行い、第2の演算手段は、P個のチェックノードの演算の他の一部と、P個のバリアブルノードの演算とを行うようにすることができる。

[0145]

第1の演算手段は、P個のチェックノードの演算の一部を行うP個の計算器を有し、第2の演算手段は、P個のチェックノードの演算の他の一部と、P個のバリアブルノードの演算を行うP個の計算器を有することができる。

[0146]

第1の演算手段がP個のチェックノードの演算の一部を行うことにより得られるP個の枝に対応する第1の復号途中結果を同時に読み書きする第1の復号途中結果記憶手段をさらに備えるようにすることができる。

[0147]

第2の演算手段がP個のチェックノードの演算の他の一部と、P個のバリアブルノードの演算を行うことにより得られるP個の枝に対応する第2の復号途中結果を同時に読み書きする第2の復号途中結果記憶手段をさらに備えるようにすることができる。

[0148]

第2の復号途中結果記憶手段は、P個のチェックノードの演算の他の一部と、P個のバリアブルノードの演算を行う時に読み出される枝に対応する第2の復号途中結果を、検査行列の1を列方向に詰めるように格納するようにすることができる。

[0149]

第2の復号途中結果記憶手段は、2個のシングルポートRAM(Random Access Memory)であるようにすることができる。

[0150]

2個のシングルポートRAMは、第2の復号途中結果をP個ずつ交互に格納するようにすることができる。

[0151]

2個のシングルポートRAM(Random Access Memory)は、それぞれ同一のアドレスに格納 している第2の復号途中結果を読み出すようにすることができる。

[0152]

第2の復号途中結果記憶手段は、検査行列を表す構成行列のうちの、重みが2以上の構成行列について、その構成行列を、重みが1の単位行列、準単位行列、またはシフト行列の和の形で表現したときの、その重みが1の単位行列、準単位行列、またはシフト行列に属するP個の枝に対応する第2の復号途中結果を、同一のアドレスに格納するようにする



ことができる。

[0 1 5 3]

LDPC符号の受信情報を格納するとともに、P個の受信情報を同時に読み出す受信情報記 憶手段をさらに備えるようにすることができる。

[0154]

請求項36に記載の復号装置であって、受信情報記憶手段は、受信情報を、P個のチェ ックノードの演算の他の一部と、P個のバリアブルノードの演算に必要となる順番に読み 出すことができるように格納するようにすることができる。

[0 1 5 5]

第1の演算手段がP個のチェックノードの演算の一部を行うことにより得られる第1の 復号途中結果、または第2の演算がP個のチェックノードの演算の他の一部と、P個のバリ アブルノードの演算を行うことにより得られる第2の復号途中結果を並べ替える並べ替え 手段をさらに備えるようにすることができる。

[0156]

並べ替え手段は、バレルシフタで構成されるようにすることができる。

[0157]

本発明の復号方法は、P×Pの単位行列、その単位行列のコンポーネントである1のうち の1個以上が0になった行列である準単位行列、単位行列もしくは準単位行列をサイクリ ックシフトした行列であるシフト行列、単位行列、準単位行列、もしくはシフト行列のう ちの複数の和である和行列、またはP×Pの0行列を構成行列として、LDPC符号の検査行列 が、複数の構成行列の組合せで表される場合において、LDPC符号の復号のためのP個のチ エックノードの演算を同時に行う第1の演算ステップと、LDPC符号の復号のためのP個の バリアブルノードの演算を同時に行う第2の演算ステップとを含むことを特徴とする。

[0158]

本発明のプログラムは、LDPC符号の復号のためのP個のチェックノードの演算を同時に 行う第1の演算ステップと、LDPC符号の復号のためのP個のバリアブルノードの演算を同 時に行う第2の演算ステップとを含むことを特徴とする。

[0159]

本発明においては、P×Pの単位行列、その単位行列のコンポーネントである1のうちの 1個以上が0になった行列である準単位行列、単位行列もしくは準単位行列をサイクリッ クシフトした行列であるシフト行列、単位行列、準単位行列、もしくはシフト行列のうち の複数の和である和行列、またはP×Pの0行列を構成行列として、LDPC符号の検査行列が 、複数の構成行列の組合せで表される場合において、LDPC符号の復号のためのP個のチェ ックノードの演算が同時に行われ、LDPC符号の復号のためのP個のバリアブルノードの演 算が同時に行われる。

【発明の効果】

[0160]

本発明によれば、回路規模を抑制しつつ、動作周波数も十分実現可能な範囲に抑え、メ モリアクセスの制御も容易に行うことが可能となる。また、LDPC符号の復号装置の回路規 模を小さくすることができるので、コストを削減し、装置の消費電力を削減することがで きる。

【発明を実施するための最良の形態】

[0161]

以下に本発明の実施の形態を説明するが、請求項に記載の構成要件と、発明の実施の形 態における具体例との対応関係を例示すると、次のようになる。この記載は、請求項に記 載されている発明をサポートする具体例が、発明の実施の形態に記載されていることを確 認するためのものである。従って、発明の実施の形態中には記載されているが、構成要件 に対応するものとして、ここには記載されていない具体例があったとしても、そのことは 、その具体例が、その構成要件に対応するものではないことを意味するものではない。逆 に、具体例が構成要件に対応するものとしてここに記載されていたとしても、そのことは



、その具体例が、その構成要件以外の構成要件には対応しないものであることを意味する ものでもない。

[0162]

さらに、この記載は、発明の実施の形態に記載されている具体例に対応する発明が、請求項に全て記載されていることを意味するものではない。換言すれば、この記載は、発明の実施の形態に記載されている具体例に対応する発明であって、この出願の請求項には記載されていない発明の存在、すなわち、将来、分割出願されたり、補正により追加される発明の存在を否定するものではない。

[0163]

請求項1に記載の復号装置は、LDPC(Low Density Parity Check)符号の復号装置であって、 $P \times P$ の単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、または $P \times P$ の0行列を構成行列として、前記LDPC符号の検査行列が、複数の前記構成行列の組合せで表される場合において、前記LDPC符号の復号のためのP個のチェックノードの演算を同時に行う第1の演算手段(例えば、図16のチェックノード計算部313)と、前記LDPC符号の復号のためのP個のバリアブルノードの演算を同時に行う第2の演算手段(例えば、図16のバリアブルノード計算部319)とを備えることを特徴とする。

[0164]

請求項2に記載の復号装置は、請求項1に記載の復号装置であって、前記第1の演算手段は、チェックノードの演算を行うP個のチェックノード計算器(例えば、図16のチェックノード計算器3131)を有し、前記第2の演算手段は、バリアブルノードの演算を行うP個のバリアブルノード計算器(例えば、図16のバリアブルノード計算器3191)を有することを特徴とする。

[0165]

請求項3に記載の復号装置は、請求項1に記載の復号装置であって、前記P個のチェックノードの演算、または前記P個のバリアブルノードの演算の結果得られるP個の枝に対応するメッセージデータを同時に読み書きするメッセージ記憶手段(例えば、図16の枝データ格納メモリ311または316)をさらに備えることを特徴とする。

[0166]

請求項9に記載の復号装置は、請求項1に記載の復号装置であって、LDPC符号の受信情報を格納するとともに、P個の前記受信情報を同時に読み出す受信情報記憶手段(例えば、図16の受信データ用メモリ318)をさらに備えることを特徴とする。

[0167]


請求項11に記載の復号装置は、請求項1に記載の復号装置であって、前記P個のチェックノードの演算、または前記P個のバリアブルノードの演算の結果得られるメッセージを並べ替える並べ替え手段(例えば、図16のサイクリックシフト回路314または320)をさらに備えることを特徴とする。

[0168]

請求項15に記載の復号装置は、請求項14に記載の復号装置であって、前記第1の演算手段は、前記P個のチェックノードの演算と前記P個のバリアブルノードの演算の一部を行うP個の計算器(例えば、計算器4121)を有し、前記第2の演算手段は、前記P個のバリアブルノードの演算の他の一部を行うP個の計算器(例えば、計算器4151)を有することを特徴とする。

[0169]

請求項16に記載の復号装置は、請求項14に記載の復号装置であって、前記第1の演算手段が前記P個のチェックノードの演算と前記P個のバリアブルノードの演算の一部を行うことにより得られるP個の枝に対応する第1の復号途中結果を同時に読み書きする第1の復号途中結果記憶手段(例えば、図18の復号途中結果格納用メモリ413)をさらに



[0170]

請求項18に記載の復号装置は、請求項16に記載の復号装置であって、前記第1の復 号途中結果記憶手段は、2個のシングルポートRAM(Random Access Memory)(例えば、図 23の復号途中結果格納用RAM502または503)であるようにすることができる。

[0171]

請求項22に記載の復号装置は、請求項14に記載の復号装置であって、前記第2の演 算手段が前記P個のバリアブルノードの演算の他の一部を行うことにより得られるP個の枝 に対応する前記第2の復号途中結果を同時に読み書きする第2の復号途中結果記憶手段(例えば、図18の復号途中結果格納用メモリ410)をさらに備えることを特徴とする。

[0172]

請求項23に記載の復号装置は、請求項14に記載の復号装置であって、LDPC符号の受 信情報を格納するとともに、P個の前記受信情報を同時に読み出す受信情報記憶手段(例 えば、図18の受信用メモリ416)をさらに備えることを特徴とする。

[0173]

請求項25に記載の復号装置は、請求項14に記載の復号装置であって、前記第1の演 算手段が前記P個のチェックノードの演算と前記P個のバリアブルノードの演算の一部を行 うことにより得られる第1の復号途中結果、または前記第2の演算手段が前記P個のバリ アブルノードの演算の他の一部を行うことにより得られる第2の復号途中結果を並べ替え る並べ替え手段(例えば、図18のサイクリックシフト回路411または414)をさら に備えることを特徴とする。

[0174]

請求項28に記載の復号装置は、請求項27に記載の復号装置であって、前記第1の演 算手段は、前記P個のチェックノードの演算の一部を行うP個の計算器(例えば、図26の 計算器 6 1 21) を有し、前記第 2 の演算手段は、前記P個のチェックノードの演算の他の 一部と、前記P個のバリアブルノードの演算を行うP個の計算器(例えば、図26の計算器 6 1 51) を有することを特徴とする。

[0175] 請求項29に記載の復号装置は、請求項27に記載の復号装置であって、前記第1の演 算手段が前記P個のチェックノードの演算の一部を行うことにより得られるP個の枝に対応 する第1の復号途中結果を同時に読み書きする第1の復号途中結果記憶手段(例えば、図 26の復号途中結果格納用メモリ613)をさらに備えることを特徴とする。

[0176]

請求項30に記載の復号装置は、請求項27に記載の復号装置であって、前記第2の演 算手段が前記P個のチェックノードの演算の他の一部と、前記P個のバリアブルノードの演 算を行うことにより得られるP個の枝に対応する第2の復号途中結果を同時に読み書きす る第2の復号途中結果記憶手段(例えば、図26の復号途中結果格納用メモリ610)を さらに備えることを特徴とする。

[0177]

請求項32に記載の復号装置は、請求項30に記載の復号装置であって、前記第2の復 号途中結果記憶手段は、2個のシングルポートRAM(Random Access Memory) (例えば、図 31の復号途中結果格納用RAM702と703)であることを特徴とする。

[0178]

請求項36に記載の復号装置は、請求項27に記載の復号装置であって、LDPC符号の受 信情報を格納するとともに、P個の前記受信情報を同時に読み出す受信情報記憶手段(例 えば、図26の受信用メモリ616)をさらに備えることを特徴とする。

[0179]

請求項38に記載の復号装置は、請求項27に記載の復号装置であって、前記第1の演 算手段が前記P個のチェックノードの演算の一部を行うことにより得られる第1の復号途 ·中結果、または前記第2の演算が前記P個のチェックノードの演算の他の一部と、前記P個



のバリアブルノードの演算を行うことにより得られる第2の復号途中結果を並べ替える並 べ替え手段(例えば、図26のサイクリックシフト回路611または614)をさらに備 えることを特徴とする。

[0180]

請求項40に記載の復号方法は、LDPC(Low Density Parity Check)符号の復号装置の復 号方法であって、P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個 以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリッ クシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列の うちの複数の和である和行列、またはP×Pの0行列を構成行列として、前記LDPC符号の検 査行列が、複数の前記構成行列の組合せで表される場合において、前記LDPC符号の復号の ためのP個のチェックノードの演算を同時に行う第1の演算ステップ(例えば、図17の ステップS36)と、前記LDPC符号の復号のためのP個のバリアブルノードの演算を同時 に行う第2の演算ステップ (例えば、図17のステップS31) とを含むことを特徴とす る。

[0181]

請求項41に記載のプログラムの各ステップの具体例も、請求項40に記載の復号方法 の各ステップの発明の実施の形態における具体例と同様である。

[0182]

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明

[0183]

図15は、 5×5 の行列の単位に間隔を空けた 30×90 の検査行列の例を示している 。なお、図15の検査行列自体は、図8に示した検査行列と同一である。

[0184]

図15においては、検査行列は、5×5の単位行列、その単位行列の1のうち1個以上 が0になった行列(以下、適宜、準単位行列という)、単位行列または準単位行列をサイ クリックシフト(cyclic shift)した行列(以下、適宜、シフト行列という)、単位行列、 準単位行列、またはシフト行列のうちの2以上(複数)の和(以下、適宜、和行列という) 、5×5の0行列の組合わせで表わされている。なお、図15の検査行列で表現されるLD PC符号は、符号化率2/3、符号長90である。

[0185] 図15の検査行列は、5×5の単位行列、準単位行列、シフト行列、和行列、0行列で 構成されているということができる。そこで、検査行列を構成する、これらの5×5の行 列を、以下、適宜、構成行列という。

[0186]

図16は、図15の検査行列で表現されるLDPC符号を復号する復号装置の一実施の形態 の構成例を示している。


[0187]


図16の復号装置300は、スイッチ310および315、6つのFIF03111乃至3 116からなる枝データ格納メモリ311、セレクタ312、5つのチェックノード計算 器3131乃至3135からなるチェックノード計算部313、2つのサイクリックシフト 回路314および320、18個のFIFO3161乃至31618からなる枝データ格納メモ リ316、セレクタ317、受信情報を格納する受信データ用メモリ318、バリアプル ノード計算部319、制御部321から構成される。

[0188]

この復号装置300の各部について詳細に説明する前に、まず、枝データ格納メモリ3 11と316へのデータの格納方法について説明する。

[0189] 枝データ格納メモリ311は、検査行列の行数30を構成行列の行数5で除算した数で ある6つのFIF03111乃至3116から構成されている。FIF0311y(y=1, 2, ・





[0 1 9 0]

FIF03 1 11には、図15の検査行列の第1行目から第5行目までの1の位置に対応す るデータが、各行共に横方向(列方向)に詰めた形に(0を無視した形で)格納される。 すなわち、第 j 行第 i 列を、(j,i)と表すこととすると、FIF0 3 1 1 1 の第 1 の要素(第 1段)には、検査行列の(1,1)から(5,5)の 5 × 5 の単位行列の 1 の位置に対応するデータが 格納される。第2の要素には、検査行列の構成行列である(1,21)から(5,25)のシフト行列 (5×5の単位行列を右方向に3つだけサイクリックシフトしたシフト行列)の1の位置 に対応するデータが格納される。第3から第8の要素も同様に検査行列の構成行列と対応 づけてデータが格納される。そして、第9の要素には、検査行列の(1,86)から(5,90)のシ フト行列 (5×5の単位行列のうちの1行目の1を0に置き換えて1つだけ左にサイクリ ックシフトしたシフト行列)の1の位置に対応するデータが格納される。ここで、検査行 列の(1,86)から(5,90)のシフト行列においては、1行目に1がないため、FIFO3111の 1行目のみ要素数は8、残りの行は要素数が9となる。

[0191]

FIF03112には、図15の検査行列の第6行目から第10行目までの1の位置に対応 するデータが格納される。すなわち、FIFO3 1 1 2 の第 1 の要素には、検査行列の(6,1)か ら(10,5)の和行列 $(5 \times 5$ の単位行列を右に1つだけサイクリックシフトした第1のシフ ト行列と、右に2つだけサイクリックシフトした第2のシフト行列の和である和行列)を 構成する第1のシフト行列の1の位置に対応するデータが格納される。また、第2の要素 には、検査行列の(6,1)から(10,5)の和行列を構成する第2のシフト行列の1の位置に対 応するデータが格納される。

[0192]

即ち、重みが2以上の構成行列については、その構成行列を、重みが1であるP×Pの単 位行列、そのコンポーネントである1のうち1個以上が0になった準単位行列、または単 位行列もしくは準単位行列をサイクリックシフトしたシフト行列のうちの複数の和の形で 表現したときの、その重みが1の単位行列、準単位行列、またはシフト行列の1の位置に 対応するデータ(単位行列、準単位行列、またはシフト行列に属する枝に対応するメッセ ージ) は、同一アドレス (FIFO3111乃至3116のうちの同一のFIFO) に格納される。

[0193]

以下、第3から第9の要素についても、検査行列に対応づけてデータが格納される。FI F03112は全行共に要素数は9となる。

[0194]

FIFO3 1 13乃至3 1 16も同様に検査行列に対応づけてデータを格納し、各FIFO3 1 1 3乃至3116それぞれの長さは9である。

[0195]

枝データ格納メモリ316は、検査行列の列数90を、構成行列の列数である5で割っ た18個のFIF03161乃至31618から構成されている。FIF0316 \mathbf{x} (\mathbf{x} = 1, 2, ・ ・・,18)は、構成行列の行数および列数である5つの枝に対応するメッセージを同時 に読み出しもしくは書き込むことができるようになっている。

FIF03161には、図15の検査行列の第1列目から第5列目までの1の位置に対応す るデータが、各列共に縦方向(行方向)に詰めた形に(0を無視した形で)格納される。 すなわち、FIF03161の第1の要素(第1段)には、検査行列の(1,1)から(5,5)の5× 5の単位行列の1の位置に対応するデータが格納される。第2の要素には、検査行列の(6 , 1)から(10, 5)の和行列(5 imes 5の単位行列を右に1つだけサイクリックシフトした第1のシフト行列と、右に2つだけサイクリックシフトした第2のシフト行列との和である和 行列)を構成する第1のシフト行列の1の位置に対応するデータが格納される。また、第



3の要素には、検査行列の(6,1)から(10,5)の和行列を構成する第2のシフト行列の1の位置に対応するデータが格納される。

[0197]

即ち、重みが2以上の構成行列については、その構成行列を、重みが1であるP×Pの単位行列、そのコンポーネントである1のうち1個以上が0になった準単位行列、または単位行列もしくは準単位行列をサイクリックシフトしたシフト行列のうちの複数の和の形で表現したときの、その重みが1の単位行列、準単位行列、またはシフト行列の1の位置に対応するデータ(単位行列、準単位行列、またはシフト行列に属する枝に対応するメッセージ)は、同一アドレス(FIFO3161乃至31618のうちの同一のFIFO)に格納される

[0198]

以下、第4および第5の要素についても、検査行列に対応づけて、データが格納される。このFIF03161の要素数(段数)は、検査行列の第1列から第5列における行方向の1の数(ハミング重み)の最大数である5になっている。

[0199]

FIFO 3 1 6 $_2$ と 3 1 6 $_3$ も同様に検査行列に対応づけてデータを格納し、それぞれの長さ(段数)は、5 である。FIFO 3 1 6 $_4$ 乃至 3 1 6 $_1$ 2 も同様に検査行列に対応づけてデータを格納し、それぞれの長さは3 である。FIFO 3 1 6 $_1$ $_3$ 乃至 3 1 6 $_1$ $_8$ も同様に検査行列に対応づけてデータを格納し、それぞれの長さは2 である。但し、FIFO 3 1 6 $_1$ $_8$ の第 1 の要素は、検査行列の(1,86)から(5,90)に相当し、第 5 列目(検査行列の(1,90)から(5,90))に1 がないため、データは格納されない。

[0200]

以下、図16の復号装置300の各部の動作について詳細に説明する。

[0201]

スイッチ3 1 0 には、サイクリックシフト回路 3 2 0 から 5 つのメッセージ(データ) D319が供給されるとともに、制御部 3 2 1 から検査行列のどの行に属するかの情報(Matrixデータ)を表す制御信号D320が供給される。制御信号D320にしたがって、5 つのメッセージ(データ)D319を格納するFIFOを、FIFO 3 1 1 $_1$ 乃至 3 1 $_1$ の中から選択し、選択したFIFOに 5 つのメッセージデータD319をまとめて順番に供給していく。

[0202]

枝データ格納メモリ311は、6つのFIFO311₁乃至311₆からなる。枝データ格納メモリ311のFIFO311₁乃至311₆には、スイッチ310から、5つのメッセージD319がまとめて順番に供給され、FIFO311₁乃至311₆は、5つのメッセージD319をまとめて順番に(同時に)格納していく。また、枝データ格納メモリ311は、データを読み出す際には、FIFO311₁から5つのメッセージ(データ)D311₁を順番に読み出し、次段のセレクタ312に供給する。枝データ格納メモリ311は、FIFO311₁からのメッセージD311₁の読み出しの終了後、FIFO311₂乃至311₆からも、順番に、メッセージD311₁乃至D311₆をそれぞれ読み出し、セレクタ312に供給する。

[0203]

セレクタ312には、制御部321から、FIFO3111乃至3116のうち、メッセージデータを読み出すFIFO (現在データが読み出されているFIFO) の選択を表す選択信号D321が供給されるとともに、枝データ格納メモリ311から5つのメッセージ(データ)D311几至D3116が供給される。セレクタ312は、選択信号D321にしたがって、FIFO3111乃至3116のうちの、現在データが読み出されているFIFOを選択し、その選択したFIFOから供給された5つのメッセージデータを、メッセージD312として、チェックノード計算部313に供給する。

[0204]



れに1つずつ供給される。また、チェックノード計算部313には、制御部321から制 御信号D322が供給され、その制御信号D322が、チェックノード計算器3131乃至3135 に供給される。チェックノード計算器3131万至3135は、メッセージD312を用いて、 式 (7) にしたがって同時に演算を行い、その演算の結果、5個の枝に対応するメッセー ジD313を求める。チェックノード計算部313は、チェックノード計算器3131万至3 135による演算の結果得られる5つのメッセージD313をサイクリックシフト回路314 に供給する。

[0205]

ここで、制御部321からチェックノード計算部313に供給される制御信号D322は、 図10の制御信号D106に対応するものであり、チェックノード計算部3131万至3135 それぞれは、図10に示したチェックノード計算器101と同様に構成される。

[0206]

サイクリックシフト回路314には、チェックノード計算部313で計算された5つの メッセージD313が供給されるとともに、制御部321から、そのメッセージD313に対応す る枝が検査行列において元となる単位行列などを幾つサイクリックシフトしたものである かの情報(Matrixデータ)を表す制御信号D323が供給される。サイクリックシフト回路3 14は、制御信号D323を元に、5つのメッセージD313を並べ替えるサイクリックシフトを 行い、その結果をメッセージD314として、スイッチ315に供給する。

[0207]

スイッチ315には、サイクリックシフト回路314から供給される5つのメッセージ (データ) D314が検査行列のどの列に属するかの情報を表す制御信号D324が供給されると ともに、サイクリックシフト回路314から、メッセージD314が供給される。スイッチ3 15は、制御信号D324にしたがって、メッセージD314を格納するFIFOを、FIFO3161乃 至31618の中から選択し、選択したFIFOに5つのメッセージD314をまとめて順番に供給 していく。


[0208] 枝データ格納メモリ316は、18個のFIFO3161乃至31618からなる。枝データ 格納メモリ316のFIFO3161乃至31618には、スイッチ315から5つのメッセー ジD314がまとめて順番に (同時に) 供給され、FIFO3 1 61万至3 1 618は、その5つの メッセージD314をまとめて順番に格納していく。また、枝データ格納メモリ316は、デ ータを読み出す際には、FIFO3161から5つのメッセージD3151を順番に読み出し、次段 のセレクタ317に供給する。枝データ格納メモリ316は、FIF03161からのデータ の読み出しの終了後、FIFO3 1 6 2乃至3 1 6 18 からも、順番に、メッセージD3152乃至D3 1318を読み出し、セレクタ317に供給する。

[0209]

セレクタ317には、制御部321からFIFO3161乃至31618のうち、メッセージ データを読み出すFIFO(現在データが読み出されているFIFO)の選択を表す選択信号D325 が供給されるとともに、枝データ格納メモリ316からメッセージデータD3151乃至D313 18が供給される。セレクタ317は、選択信号D325にしたがって、FIFO3161乃至3 1618のうちの、現在データが読み出されているFIFOを選択し、その選択したFIFOから供 給される5つのメッセージデータを、メッセージD316として、バリアブルノード計算部3 19と上述した式(5)の演算を行う不図示のブロックに供給する。

[0210] 一方、受信データ用メモリ318は、通信路を通して受信した受信信号から、受信LLR (対数尤度比)を計算しており、その計算した受信LLRを5つまとめて(同時に)受信デ ータD317 (LDPC符号) としてバリアブルノード計算部319と、式(5) の演算を行う不 図示のプロックに供給する。なお、受信データ用メモリ318は、バリアブルノード計算 部319のバリアブルノード演算に必要となる順番に、受信データD317を読み出す。

バリアブルノード計算部319は、5つのバリアブルノード計算器3191万至3195 [0211]



[0212]

バリアブルノード計算器 3 1 91乃至 3 1 95は、メッセージD316と、受信データD317を 用いて、式(1)にしたがって同時に演算を行い、その演算の結果、5個の枝に対応する メッセージD318を求める。バリアブルノード計算部319は、バリアブルノード計算器3 191乃至3195の結果得られる5つのメッセージD318を、サイクリックシフト回路32 0に供給する。

[0213]

ここで、制御部521からバリアブルノード計算部319に供給される制御信号D326は 、図11の制御信号D107に対応するものであり、バリアブルノード計算器3191乃至3 195それぞれは、図11のバリアブルノード計算器103と同様に構成される。

[0214]

サイクリックシフト回路320には、バリアブルノード計算部319から5つのメッセ ージD318が供給されるとともに、制御部321から、そのメッセージD318に対応する枝が 検査行列において元となる単位行列などを幾つサイクリックシフトしたものであるかの情 報を表す制御信号D327が供給される。サイクリックシフト回路320は、制御信号D327を 元に、メッセージD327を並べ替えるサイクリックシフトを行い、その結果をメッセージD3 19として、スイッチ310に供給する。

[0215]

なお、制御部321は、制御信号D320をスイッチ310に、選択信号D321をセレクタ3 12に供給することにより、それぞれを制御する。また制御部321は、制御信号D322を チェックノード計算部313に、制御信号D323をサイクリックシフト回路314に、制御 信号D324をスイッチ315に供給することにより、それぞれを制御する。さらに、制御部 321は、選択信号D325をセレクタ317、制御信号D326をバリアブルノード計算部31 9に、制御信号D327をサイクリックシフト回路320に供給することにより、それぞれを 制御する。

[0216]

以上の動作を1巡することで、LDPC符号の1回の復号を行うことができる。図16の復 号装置300は、所定の回数だけLDPC符号を復号した後、図示しないが、式(5)にした がって最終的な復号結果を求めて出力する。

[0217]

なお、枝データ(枝に対応するメッセージ)が欠けている箇所に関しては、メモリ格納 時(枝データ格納メモリ311と316へのデータ格納時)には、何のメッセージも格納 せず、また、ノード演算時(チェックノード計算部313でのチェックノード演算時とバ リアブルノード計算部319でのバリアブルノード演算時)にも何の演算も行わない。

[0218]


図17は、図16の復号装置300の復号処理を説明するフローチャートである。この 処理は、例えば、受信データ用メモリ318に復号すべき受信データが格納されたとき、 開始される。

[0219]

ステップS31において、バリアブルノード計算部319は、バリアブルノード演算を 行う。

[0220]

具体的には、バリアブルノード計算部319には、セレクタ317を介して、5つのメ 出証特2004-3011373



[0221]

セレクタ 3 1 7 には、制御部 3 2 1 からFIFO 3 1 6 1 乃至 3 1 6 18 のうち、メッセージ (データ) を読み出すFIFO (現在データが読み出されているFIFO) の選択を表す選択信号 D307が供給されるとともに、枝データ格納メモリ 3 1 6 からメッセージデータD3161 乃至 D31618 が供給される。セレクタ 3 1 7 は、選択信号D307にしたがって、FIFO 3 1 6 18 のうちの、現在データが読み出されているFIFOを選択し、その選択したFIFOから供給される 5 つのメッセージデータを、メッセージD316として、バリアブルノード計算部 3 1 9 に供給する。

[0222]

なお、受信データ用メモリ306から供給された受信データD309に対して、まだチェックノード演算が行われておらず、枝データ格納メモリ316にメッセージD304が格納されていない場合、バリアブルノード計算部319は、バリアブルノード演算に用いるメッセージuiを初期値に設定する。

[0223]

[0224]

[0225]

即ち、制御部 321 がバリアブルノード計算部 319 に供給する制御信号D315は、前述の図 11 で説明した制御信号D107に対応するものであり、バリアブルノード計算器 319 1万至 <math>319 5 は、制御信号D309にしたがい、セレクタ 317 を介して、枝データ格納メモリ 316 から必要なメッセージD314 (D316) を、それぞれ1つずつ読み出すとともに、受信データ用メモリ 318 から供給された5つの受信データD309を、それぞれ1つずつ読み出して、バリアブルノード演算を行い、その演算の結果5つのメッセージD319を同時に求める。

[0226]


ステップS 3 1 の処理後は、ステップS 3 2 に進み、バリアブルノード計算部 3 1 9 は、バリアブルノード計算器 3 1 9 $_1$ 乃至 3 1 9 $_5$ のバリアブルノード演算の結果得られる 5 つのメッセージD319 (メッセージ $_v$) をサイクリックシフト回路 3 2 0 に供給し、ステップS 3 3 に進む。

[0227]

ステップS33において、サイクリックシフト回路320は、バリアブルノード計算部319から供給された5つのメッセージD318を、サイクリックシフトする(並べ替える)

[0228]

具体的には、サイクリックシフト回路320には、バリアブルノード計算部319からメッセージD318が供給されるとともに、制御部321から、そのメッセージD318に対応する枝が検査行列において元となる単位行列などを幾つサイクリックシフトしたものであるかの情報(Matrixデータ)を表す制御信号D327が供給される。サイクリックシフト回路320は、制御信号D327を元に、5つのメッセージD327をサイクリックシフトし、その結果



[0229]

ステップS33の処理後は、ステップS34に進み、スイッチ310は、サイクリックシフト回路320から供給される5つのメッセージD319を枝データ格納メモリ311に供給する。

[0230]

具体的には、スイッチ 3 1 0 には、サイクリックシフト回路 3 2 0 からメッセージ(データ)D304が供給されるとともに、そのメッセージD304が検査行列のどの行に属するかの情報を表す制御信号D312が供給される。スイッチ 3 1 0 は、制御信号D312にしたがって、メッセージD304を格納するFIFOを、枝データ格納メモリ 3 1 1 のFIFO 3 0 0 1 乃至 3 0 0 の中から選択し、選択したFIFOに 5 つのメッセージデータD304をまとめて順番に供給していく。

[0231]

そして、枝データ格納メモリ311のFIF03001乃至30018は、スイッチ310から供給された5つのメッセージデータD304をまとめて順番に格納していく。

[0232]

ステップS34の処理後は、ステップS35に進み、制御部321は、バリアブルノード計算部319により、全枝数のメッセージが演算されたかどうかを判定し、全枝数のメッセージが演算されていないと判定した場合、ステップS31に戻り、上述した処理を繰り返す。

[0233]

一方、ステップS35において、バリアブルノード計算部319は、全枝数のメッセージが演算されたと判定した場合、ステップS36に進み、チェックノード計算部313は、チェックノード演算を行う。

[0234]

[0235]

セレクタ312には、制御部321からFIFO311 $_1$ 乃至31 $_6$ のうち、メッセージデータを読み出すFIFO (現在データが読み出されているFIFO) の選択を表す選択信号D321が供給されるとともに、枝データ格納メモリ31 $_6$ からメッセージデータD31 $_6$ が供給される。セレクタ301は、選択信号D321にしたがって、FIFO31 $_1$ 乃至3 $_1$ 6のうちの、現在データが読み出されているFIFOを選択し、その選択したFIFOから供給される5つのメッセージデータを、メッセージD311として、チェックノード計算部313に供給する。

[0236]

また、チェックノード計算部 3 1 3

[0237]

即ち、制御部 321 がチェックノード計算部 313 に供給する制御信号D322は、前述の図 10 で説明した制御信号D106に対応するものであり、チェックノード計算器 313 乃至 313 は、制御信号D322にしたがい、セレクタ 312 を介して、枝データ格納メモリ 311 から必要なメッセージD311 (D312) を、それぞれ 10 つずつ読み出しながら、チェックノード演算を行い、その演算の結果 50 のメッセージD313を同時に求める。



ステップS37の処理後は、ステップS38に進み、チェックノード計算部313は、 チェックノードの演算の結果得られる5つのメッセージD313をサイクリックシフト回路3 14に出力して、ステップS38に進む。

[0239]

ステップS38において、サイクリックシフト回路314は、チェックノード計算部3 13から供給された5つのメッセージD313を、サイクリックシフトする。

具体的には、サイクリックシフト回路314には、チェックノード計算部313からメ ッセージD313が供給されるとともに、制御部321から、そのメッセージD313に対応する 枝が検査行列において元となる単位行列などを幾つサイクリックシフトしたものであるか の情報(Matrixデータ)を表す制御信号D314が供給される。サイクリックシフト回路31 4は、制御信号D314を元に、5つのメッセージD313をサイクリックシフトし、その結果を メッセージD304として、スイッチ315に供給する。

[0241]

ステップS38の処理後は、ステップS39に進み、スイッチ315は、サイクリック シフト回路314から供給される5つのメッセージD304を枝データ格納メモリ316に格 納する。

[0242]

具体的には、スイッチ316には、サイクリックシフト回路314から、5つのメッセ ージ(データ)D304が供給されるとともに、そのメッセージ(データ)D304が検査行列の どの列に属するかの情報を表す制御信号D324が供給される。スイッチ316は、制御信号 D324にしたがって、メッセージD304を格納するFIFOを、枝データ格納メモリ316のFIFO 3 1 6 1 乃至 3 1 6 18 の中から選び、選んだFIFOに 5 つのメッセージデータD304をまとめ て順番に供給していく。

[0243]

そして、枝データ格納メモリ316のFIF03161乃至31618は、スイッチ316か ら供給された5つのメッセージデータD304をまとめて順番に格納していく。

[0244]

ステップS39の処理後は、ステップS40に進み、制御部321は、チェックノード 計算部313により、全枝数のメッセージが演算されたかどうかを判定し、全枝数のメッ セージが演算されていないと判定した場合、ステップS36に戻り、上述した処理を繰り 返す。

[0245]

一方、ステップS40において、制御部321は、チェックノード計算部313により 、全枝数のメッセージが演算されたと判定した場合、処理を終了する。

[0246]

なお、復号装置300は、復号回数だけ図17の復号処理を繰り返し行ない、チェック ノード計算部313が、最後のチェックノード演算を行った場合、チェックノード演算の 結果得られるメッセージD304が、枝データ格納メモリ316から、セレクタ317を介し て、上述した式(5)の演算を行う不図示のブロックに供給される。不図示のブロックに は、さらに受信データ用メモリ306から受信データD309が供給され、不図示のブロック は、メッセージD304と受信データD309を用いて、式 (5) の演算を行い、その演算結果を 最終的な復号結果として出力する。

[0247]

上記説明には、枝データ格納にFIFOを用いたが(枝データ格納メモリ311と316を FIFOで構成するようにしたが)、FIFOの代わりにRAMを用いても構わない。その場合、RAM には、P個の枝情報(枝に対応するメッセージ)を同時に読み出すことの出来るビット幅 と、枝総数/Pのワード(word)数が必要となる。さらに、RAMへの書き込みは、検査行列の 情報から、書き込もうとしているデータが次に読み出される際に何番目に読み出されるか



を求め、その位置に書き込む。また、RAMからの読み出しの際には、アドレスの先頭から 順次データを読み出す。即ち、RAMは、メッセージデータを読み出される順番に詰めて格 納し、格納位置順に読み出す。FIFOの代わりにRAMを用いると、セレクタ312および3 17は不要になる。

[0248]

なお、FIFOやRAMの物理的なビット幅が足りない場合には、複数のRAMを用いて同じ制御 信号を与えることで、論理的に1つのRAMとみなすことができる。

ところで、図16の復号装置300では、チェックノード演算の結果得られるメッセー ジuj を用いて、バリアブルノード演算が行われ、その演算の結果得られるメッセージvi を 用いて、チェックノード演算が行われるため、チェックノード演算の結果得られる枝に対 応するメッセージu_iとバリアブルノード演算の結果得られる枝に対応するメッセージv_iを すべて格納する枝データ格納メモリ311と枝データ格納メモリ316が必要である。即 ち、復号装置では、検査行列Hの"1"の数の2倍のメッセージを格納するために必要な 容量のメモリが必要である。

[0250]

そこで、復号装置の回路規模さらに小さくするため、図16の復号装置300に比べて 、さらにメモリの容量を減らした復号装置を以下に示す。

[0251]

図18は、本発明を適用した図15の検査行列で表現されるLDPC符号を復号する復号装 置の他の一実施の形態の構成例を示すブロック図である。

[0252]

図18の復号装置400では、図16の枝データ格納メモリ311が、枝データ格納メ モリ311に比べて容量の小さい復号途中結果格納用メモリ410になっている。

[0253]

復号装置400は、復号途中結果格納用メモリ410、サイクリックシフト回路411 、5つの計算器4121乃至計算器4125からなる計算部412、復号途中結果格納用メ モリ413、サイクリックシフト回路414、5つの計算器4151乃至計算器4155か らなる計算部415、受信用メモリ416、および制御部417から構成される。

[0254]

ここで、図19乃至図22を用いて、図18の計算部412の計算器4121乃至計算 器4125、および計算部415の計算器4151乃至計算器4155と図10のチェック ノード計算器101と図11のバリアブルノード計算器103との関係について説明する

[0255]

図19と図20は、前述の図10のチェックノード計算器101と図11のバリアブル ノード計算器103とそれぞれ同一の図である。また、図21は、計算部 412_k (k=1,2,・・・, 5) の構成例を示しており、図22は、計算部415k (k=1,2,・・・, 5) の構 成例を示している。

[0256]

図18の復号装置400では、計算器412kがチェックノード演算を行い、計算部4 15kが、バリアブルノード演算をおこなうのではなく、計算器 4 1 2kがチェックノード 演算とバリアブルノード演算の一部を、計算器415kがバリアブルノード演算の他の一 部を行う。

[0257]

即ち、図21の計算器412kは、ブロックA'とブロックB'から構成されている。ブ ロックA 'は、図19のチェックノード計算器101のチェックノード演算を行うブロッ クAと同様に構成されている。また、ブロックB'は、図20のバリアブルノード計算器 103の一部である、検査行列の各列の全ての枝に対応するメッセージujの積算値から、 求めたい枝に対応するメッセージujを減算するブロックBと同様に構成されている。一方



、図22の計算器4<u>1</u>5kは、ブロックC'から構成されている。ブロックC'は、図20 のバリアブルノード計算器103の他の一部である、検査行列の各列の枝に対応するメッ セージuj を積算し、その積算値に受信値uoiを加算するブロックCと同様に構成されてい る。

[0258]

そして、図21の計算器412kは、プロックAとプロックBによる演算の結果、即ち 、チェックノード演算とバリアプルノード演算の一部を行った復号途中結果uj を復号途中 結果格納用メモリ413に供給し、図22の計算器415kは、バリアブルノード演算の 他の一部を行った復号途中結果vを復号途中結果格納用メモリ410に供給する。

[0259]

従って、図18の復号装置400は、計算器412kの演算と計算器415kの演算とを 交互に行うことにより、チェックノード演算とバリアブルノード演算を行い、復号を行う ことができる。

[0260]

なお、図22の計算器412kでは、復号途中結果格納用メモリ413に格納されてい る求めたい枝に対応する復号途中結果ujを用いて、ブロックBで、計算器415kの演算 の結果得られる復号途中結果vから、求めたい枝に対応する復号途中結果uj を減算するの で、図20のFIFOメモリ155が必要ない。

次に、計算器412kで行われる演算と、計算器415kで行われる演算について、式を 用いて説明する。

[0262]

具体的には、計算部412は、上述した式(7)と、以下に表す式(8)にしたがう第 1の演算を行い、その第1の演算の結果である復号途中結果uj を復号途中結果格納用メモ リ410に供給して格納させる。計算部415は、上述した式(5)にしたがう第2の演 算を行い、その第2の演算の結果である復号途中結果vを復号途中結果格納用メモリ41 0に供給して格納させる。

[0263]

【数8】

$v_i = v - u_{dv}$

 $\cdot \cdot \cdot (8)$

[0264]

なお、式(8)のudvは、検査行列Hの i 列のメッセージを求めようとする枝からのチェ ックノード演算の途中結果(ここでは、チェックノード演算結果そのもの)を表している 。即ち、udvは、求めたい枝に対応する復号途中結果である。

[0265]

即ち、上述した式 (5) にしたがう第2の演算の結果得られる復号途中結果vは、受信 値uoiと検査行列Hのi列の各行の1に対応するすべての枝からのチェックノード演算の復 号途中結果uj とを加算したものであるので、上述した式(7)に用いられる値vi は、式(5) にしたがう第2の演算の結果得られる復号途中結果vから、検査行列Hのi列の、各行 の1に対応する枝からのチェックノード演算の復号途中結果uj のうち、メッセージを求め ようとする枝からのチェックノード演算の復号途中結果Udvを引いた値となる。つまり、 式(7)の演算に用いられる値viを求める式(1)の演算は、上述した式(5)と式(8) を組み合わせた演算である。

[0266]

従って、復号装置400では、計算部412による式(7)および式(8)にしたがう 第1の演算と、計算部415による式(5)にしたがう第2の演算とが交互に行われ、計 算部415が、最後の第2の演算の結果を復号結果として出力することにより、LDPC符号 の繰り返し復号を行うことができる。



なお、ここでは、式 (7) と式 (8) にしたがう第1の演算結果を、復号途中結果ujを 復号途中結果uj と記載するが、この復号途中結果uj は、式(7)のチェックノード演算結 果ujに等しい。

[0268]

また、第2の演算により求められる式(5)のvは、式(1)のバリアブルノード演算 結果vi に対して、メッセージを求めようとする枝からのチェックノード演算結果uj を加算 したものであるから、検査行列Hの1列(1つのバリアブルノード)に対して、1つだけ求 められる。

[0269]

復号装置400では、計算部412が、計算部415による第2の演算の結果である検 査行列Hの列に対応する復号途中結果v(第2の復号途中結果)を用いて、第1の演算を行 い、その演算の結果得られる検査行列Hの i 列の、各行の 1 に対応する枝のメッセージ(各チェックノードが各枝に出力するメッセージ)の枝からのチェックノード演算の復号途 中結果uj (第1の復号途中結果) を復号途中結果格納用メモリ413に格納する。従って 、復号途中結果格納用メモリ413の容量は、チェックノード演算の結果を格納する図1 6の枝データ格納メモリ316と同様に、検査行列の1の数(全枝数)とメッセージの量 子化ビット数とを乗算した値となる。一方、計算部415は、計算部412による第1の 演算の結果である検査行列Hの i 列の、各行の"1"に対応する復号途中結果uj と受信値u oiを用いて、第2の演算を行い、その演算の結果得られるi列に対応する復号途中結果v を復号途中結果格納用メモリ410に格納する。従って、復号途中結果格納用メモリ41 0に必要な容量は、検査行列の"1"の数より少ない検査行列の列数、即ち、LDPC符号の 符号長と復号途中結果vの量子化ビット数とを乗算した値となる。

[0270]

従って、検査行列Hにおける1が疎らなLDPC符号を復号する復号装置400では、図1 6の枝データ格納メモリ311に比べて、復号途中結果格納用メモリ410のメモリの容 量を削減することができ、これにより、復号装置400の回路規模を小さくすることがで きる。

[0271]

さらに、復号装置400では、計算部415が、式(5)にしたがう第2の演算を行う ので、復号装置400は、図16の復号装置300において最終的な復号結果を演算する 式 (5) の演算を行う不図示のブロックを有する必要がなく、図16の復号装置300に 比べて、図18の復号装置の回路規模を小さくすることができる。

[0272]

以下、図18の復号装置400の各部の動作について詳細に説明する。

[0273]

復号途中結果格納用メモリ410には、計算部415から、計算部415による第2の 演算の結果である検査行列の5つの列に対応する5つの復号途中結果D415が供給され、復 号途中結果格納用メモリ410は、計算部415から供給された5つの復号途中結果D415 を、第1アドレスから順に格納(記憶)する。

[0274]

即ち、復号途中結果格納用メモリ410の第1アドレスには、検査行列の列に対応する 復号途中結果のうち、第1列目から第5列目の復号途中結果vが格納される。そして、同 様に、第2アドレスには、第6列目から第10列目の復号途中結果vが格納され、第3ア ドレスには、第11列目から第15列目の復号途中結果が格納される。以後、同様に、第 16列目から第90列目までの復号途中結果vが、5個ずつ、第4アドレスから第18ア ドレスまで格納され、計90個の復号途中結果vが復号途中結果格納用メモリ410に格 納される。従って、復号途中結果格納用メモリ410のワード(word)数は、図15の検 査行列Hの列数(LDPC符号の符号長)である90を、同時に読み書きする復号途中結果の 数である5で割り算した18となる。



また、復号途中結果格納用メモリ410は、既に格納してある復号途中結果D415から、 後段の計算部412が求めようとする復号途中結果uj の対応する検査行列Hの行において "1"になっている復号途中結果vを5つ同時に読み出し、復号途中結果D410として、サ イクリックシフト回路411に供給する。

[0276]

なお、復号途中結果格納用メモリ410は、例えば、5つの復号途中結果を同時に読み 書き可能なシングルポートRAMで構成される。また、復号途中結果格納用メモリ410に は、計算部415の第2の演算により演算された列に対応する復号途中結果vが格納され るので、復号途中結果格納用メモリ410に格納されるデータ量、即ち、復号途中結果格 納用メモリ410に必要とされる記憶容量は、復号途中結果の量子化ビット数と、検査行 列Hの列数(LDPC符号の符号長)との乗算値である。

[0277]

サイクリックシフト回路411には、復号途中結果格納用メモリ410から5つの復号 途中結果D410が供給されるとともに、制御部417から、その復号途中結果D410に対応す る検査行列の1が、検査行列において元となる単位行列などを幾つサイクリックシフトで あるかの情報 (Matrixデータ) を表す制御信号D619が供給される。サイクリックシフト回 路611は、制御信号D619を元に、5つの復号結果D410を並べ替えるサイクリックシフト を行い、その結果を復号途中結果D411として、計算部412に供給する。

[0278]

計算部412は、5つの計算器4121乃至4125からなる。計算部412には、サイ クリックシフト回路411から、計算部415による第2の演算の結果得られた5つの復 号途中結果D411 (第2の復号途中結果) vが供給されるとともに、復号途中結果格納用メ モリ413から、前回、計算器4121乃至4125による第1の演算の結果得られた5つ の復号途中結果D413(第1の復号途中結果)ujが供給され、その5つの復号途中結果D411 と 5 つの復号途中結果D413が、計算器 4 1 2 1 D 至 4 1 2 5 にそれぞれ供給される。また、 計算部412には、制御部417から制御信号D419が供給され、その制御信号D419が、計 算器4121乃至4125に供給される。なお、制御信号D419は、5つの計算器4121乃 至4125に共通の信号である。

[0279]

計算器 4 1 21乃至 4 1 25は、それぞれ復号途中結果D411と復号途中結果D413を用いて 、式(7)と式(8)にしたがって第1の演算を行い、復号途中結果D412(vi)を求める 。計算部412は、計算器4121乃至4125による演算の結果得られる検査行列の5つ の1に対応する5つの復号途中結果D412を復号途中結果格納用メモリ413に供給する。

[0280]


復号途中結果格納用メモリ413は、例えば、5つの復号途中結果を同時に読み書き可 能な、2つのシングルポートRAMから構成される。復号途中結果格納用メモリ413には 、計算部412から5つの復号途中結果D412が供給されるとともに、制御部417から復 号途中結果413の読み書きを制御する制御信号D420が供給される。

[0281]

復号途中結果格納用メモリ413は、制御信号D420に基づいて、計算部412から供給 される5つの復号途中結果D412をまとめて格納すると同時に、既に格納してある5つの復 号途中結果D412を読み出し、復号途中結果D413として、計算部412とサイクリックシフ ト回路414に供給する。即ち、復号途中結果格納用メモリ413は、計算部412とサ イクリックシフト回路414に供給する復号途中結果D413の読み出しと、計算部412か ら供給される復号途中結果D412の書き込みとを、同時に行う。

[0282]

なお、復号途中結果格納用メモリ413には、計算部412の第1の演算により演算さ れた検査行列Hの i 列の、各行の1に対応する枝からのチェックノード演算の復号途中結 果ujが格納されるので、復号途中結果格納用メモリ413に格納されるデータ量、即ち、



[0283] サイクリックシフト回路414には、復号途中結果格納用メモリ413から5つの復号 途中結果D413(復号途中結果uj)が供給されるとともに、制御部417から、その復号途 中結果D413に対応する検査行列の1が検査行列において元となる単位行列などを幾つサイ クリックシフトしたものであるかの情報(Matrixデータ)を表す制御信号D421が供給され る。サイクリックシフト回路414は、制御信号D421を元に、5つの復号途中結果D413を 並べ替えるサイクリックシフトを行い、その結果を復号途中結果D414として、計算部 4 1 5に供給する。

[0284]

計算部415は、5つの計算器4151乃至4155からなる。計算部415には、サイ クリックシフト回路414から5つの復号途中結果D414が供給され、その復号途中結果D4 14が、計算器 4 1 51万至 4 1 55のそれぞれに供給される。また、計算部 4 1 5 には、受 信用メモリ417から5つの受信データD417 (LDPC符号) が供給され、その受信データD4 17が、計算器 4 1 51 乃至 4 1 55 のそれぞれに供給される。さらに、計算部 4 1 7 には、 制御部417から制御信号D422が供給され、その制御信号D422が計算器4151乃至41 55に供給される。なお、制御信号D422は、5つの計算器4171乃至4175に共通の信 号である。

[0285]

計算器4151乃至4155は、それぞれ復号途中結果D414と受信データD417とを用いて 、式 (5)にしたがって、それぞれ第2の演算を行い、復号途中結果D415を求める。計算 部415は、計算器4151乃至4155の第2の演算の結果得られる5つの復号途中結果 D415(v)を、復号途中結果格納用メモリ410に供給する。また、計算部415は、いま 行う演算が最後の第2の演算である場合、その演算の結果得られる5つの復号途中結果D4 15を、最終的な復号結果として出力する。

[0286]

受信用メモリ416は、通信路を通して受信した受信値(符号ビット)D416から計算し た符号ビットの0らしさの値である受信LLR(対数尤度比)を、受信データD417として格 納する。

[0287]

即ち、受信用メモリ416の第1のアドレスには、検査行列の列に対応する受信データ D417のうち、検査行列の第1列目から第5列目までに対応する受信データD417が格納され る。そして、第2のアドレスには、検査行列の第6列目から第10列目までに対応する受 信データD417が格納され、第3アドレスには、検査行列の第11列目から第16列目まで に対応する受信データD417が格納される。以後、同様に、第4アドレスから第18アドレ スまでに、検査行列の第17列目から第90列目までに対応する受信データD417が、5つ ずつ格納される。

[0288]


そして、受信用メモリ616は、既に格納している受信データD417を、バリアブルノー ド演算に必要となる順番に5つずつ読み出し、計算部415に供給する。

[0289]

なお、受信用メモリ416は、例えば、5つの受信データを同時に読み書き可能なシン グルポートRAMから構成される。また、受信用メモリ416に格納されるデータ量、即ち 、受信用メモリ315に必要とされる記憶容量は、LDPC符号の符号長と、受信データの量 子化ビット数との乗算値である。さらに、受信用メモリ416のワード(word)数は、LD PC符号の符号長、即ち、検査行列の列数である90を、同時に読み出す受信データD417の 数である5で割り算した値の18である。

[0290]

制御部417は、制御信号D418をサイクリックシフト回路411に、制御信号D419を計 出証特2004-3011373



[0291]

復号途中結果格納用メモリ410、サイクリックシフト回路411、計算部412、復 号途中結果格納用メモリ413、サイクリックシフト回路414、計算部415の順で、 データが一巡することで、復号装置400は、1回の復号を行うことができる。復号装置 400では、所定の回数だけ繰り返して復号が行われた後、計算部415による第2の演 算の結果である復号途中結果D415が、最終的な復号結果として出力される。

[0292]

図21は、図18の計算部412の計算器4121の構成例を示すブロック図である。

なお、図21では、計算器4121について説明するが、計算器4122乃至計算器41 25も同様に構成される。

[0294]

また、図21では、前回の計算部412による第1の演算の結果得られる各復号途中結 果(udv)が符号ビットを合わせて合計 6 ビット(bit)に量子化され、計算器 4 1 5 による第 2の演算の結果得られる各復号途中結果 (v) が9ビットに量子化されているものとして 、計算器4121を表している。さらに、図21の計算器4121には、クロックckが供 給され、このクロックckは、必要なブロックに供給されるようになっている。そして、 各ブロックは、クロックckに同期して処理を行う。

[0295]

図21の計算器4121は、制御部417から供給される制御信号D419に基づいて、復 号途中結果格納用メモリ413から1つずつ読み込まれる、前回の計算部412による第 1の演算の結果得られた復号途中結果D413 (udv) と、サイクリックシフト回路411か ら1つずつ読み込まれる復号途中結果D411 (v) とを用いて、式 (7) と式 (8) にしたが う第1の演算を行う。

[0296]

即ち、計算器4121には、サイクリックシフト回路411から供給される5つの9ビ ットの復号途中結果D411(v)のうちの、1つの復号途中結果D411が供給されるとともに、 復号途中結果格納用メモリ413から供給される、前回の計算部412による演算の結果 である5つの6ビットの復号途中結果D413(uj)のうちの、前回の計算部412による演 算の結果である1つの復号途中結果D413が供給され、その9ビットの復号途中結果D411(v) と 6 ビットの復号途中結果D413 (udv) が、減算器 4 3 1 に供給される。また、計算器 4 1 21には、制御部 4 1 7 から制御信号D419が供給され、その制御信号D419がセレクタ 435とセレクタ442に供給される。

[0297]

減算器431は、9ビットの復号途中結果D411 (v) から6ビットの復号途中結果D413 (u_i) を減算し、その 6 ビットの減算値D431を出力する。即ち、減算器 4 3 1 は、式 (8)にしたがって演算を行い、その演算の結果である減算値D431(vi)を出力する。


[0298]

減算器431により出力された6ビットの減算値D431のうち、最上位ビットの正負を示 す符号ビットD432 (sign (vi)) がEXOR回路 4 4 0 に供給され、下位 5 ビットの絶対値D4 33 (|vi|) がLUT 4 3 2 に供給される。

[0299]

LUT 4 3 2 は、絶対値D433(|vi|)に対して、式 (7) における φ(|vi|)の演算を行った 5ビットの演算結果D434 (φ(|vi|)) を読み出し、加算器 4 3 3 とFIF0メモリ 4 3 8 に供 給する。

[0300]



加算器 4 3 3 は、演算結果D434(φ(|vi|))とレジスタ 4 3 4 に格納されている 9 ビッ トの値D435とを加算することにより、演算結果D434を積算し、その結果得られる 9 ビット の積算値をレジスタ434に再格納する。なお、検査行列の1行に亘る全ての1に対応す る復号途中結果D411から求められた絶対値D433(|vi|)に対する演算結果が積算された場合 、レジスタ434はリセットされる。

[0301]

検査行列の1行に亘る復号途中結果D411が 1 つずつ読み込まれ、レジスタ 4 3 4 に1行分 の演算結果D434が積算された積算値が格納された場合、制御部417から供給される制御 信号D419は、0から1に変化する。例えば、行の重み(row weight)が「9」である場合 、制御信号D419は、1から8クロック目までは、「0」となり、9クロック目では「1」 となる。

[0302]

制御信号D419が「1」の場合、セレクタ435は、レジスタ434に格納されている値 、即ち、検査行列の1行に亘る全ての1に対応する復号途中結果D411(復号途中結果v)か ら求められた ϕ (|vi|)が積算された θ ビットの値D435(i=1 から $i=d_c$ までの Σ ϕ (|v il)) を選択し、値D436として、レジスタ436に出力して格納させる。レジスタ436 は、格納している値D436を、 9 ビットの値D437として、セレクタ 4 3 5 と加算器 4 3 7 に 供給する。制御信号D419が「0」の場合、セレクタ435は、レジスタ436から供給さ れた値D437を選択し、レジスタ436に出力して再格納させる。即ち、検査行列の1行に 亘る全ての1に対応する復号途中結果D411(復号途中結果v)から求められたφ(|vi|)が 積算されるまで、レジスタ436は、前回積算された $\phi(|v_i|)$ を、セレクタ435と加算 器437に供給する。

[0303]

一方、FIFOメモリ438は、レジスタ436から新たな値D437(i=1からi=dcま でのΣφ(|vi|)) が出力されるまでの間、LUT432が出力した演算結果D434(φ(|vi|))を遅延し、5ビットの値D438として減算器437に供給する。減算器437は、レジス タ436から供給された値D437から、FIFOメモリ438から供給された値D438を減算し、 その減算結果を、5ビットの減算値D439としてLUT439に供給する。即ち、減算器43 7は、検査行列の1行に亘る全ての1に対応する復号途中結果D411(復号途中結果v)から 求められた ϕ ($|v_i|$)の積算値から、求めたい枝に対応する復号途中結果、即ち、検査行列 の所定の1に対応する復号途中結果D411(復号途中結果v)から求められたφ(|vi|)を減 算して、その減算値(i=1から $i=d_c-1$ までの Σ ϕ ($|v_i|$))を減算値D439としてLUT 439に供給する。

[0304]

LUT 4 3 9 は、減算値D439(i=1から $i=d_c-1$ までの $\Sigma \phi(|v_i|)$)に対して、式(7)における ϕ^{-1} $\left(\Sigma \phi(|v_i|)\right)$ の演算を行った 5 ビットの演算結果D440 $\left(\phi^{-1}(\Sigma \phi(|v_i|)\right)$;|)))を出力する。

[0305]

以上の処理と並行して、EXOR回路440は、レジスタ441に格納されている1ビット の値D442と符号ビットD432との排他的論理和を演算することにより、符号ビットどうしの 乗算を行い、1ビットの乗算結果D441をレジスタ441に再格納する。なお、検査行列の 1行に亘る全ての1に対応する復号途中結果D411から求められた符号ビットD432が乗算さ れた場合、レジスタ441はリセットされる。


[0306]

検査行列の1行に亘る全ての1に対応する復号途中結果D411から求められた符号ビットD 432が乗算された乗算結果D441 (i = 1 から d c までの Π sign(vi)) がレジスタ 4 4 1 に格 納された場合、制御部417から供給される制御信号D419は、「0」から「1」に変化す

[0307]

制御信号D419が「1」の場合、セレクタ442は、レジスタ441に格納されている値 出証特2004-3011373





[0308]

一方、FIFOメモリ444は、レジスタ443から新たな値D444(i = 1 から i = d c ま での Π sign(vi)) がEXOR回路 4 4 5 に供給されるまでの間、符号ビットD432を遅延し、1 ビットの値D445としてEXOR回路445に供給する。EXOR回路445は、レジスタ443か ら供給された値D444と、FIFOメモリ444から供給された値D445との排他的論理和を演算 することにより、値D444を、値D445で除算し、1ビットの除算結果を除算値D446として出 力する。即ち、EXOR回路445は、検査行列の1行に亘る全ての1に対応する復号途中結 果D411から求められた符号ビットD432 (sign(vi)) の乗算値を、検査行列の所定の 1 に対 応する復号途中結果D411から求められた符号ビットD432 (sign(vi)) で除算して、その除 算値(i=1から $i=d_c-1$ までの $\Pi sign(v_i)$)を除算値D446として出力する。

[0309]

計算器 4 1 21では、LUT 4 3 9 から出力された 5 ビットの演算結果D440を下位 5 ビット とするとともに、EXOR回路 4 4 5 から出力された 1 ビットの除算値D446を最上位ビットと する合計 6 ビットが復号途中結果D412(復号途中結果uj)として出力される。

[0310]

以上のように、計算器4121では、式(7)と式(8)の演算が行われ、復号途中結 果uj が求められる。

[0311]

なお、図15の検査行列の行の重みの最大は9であるため、即ち、計算器4121に供 給される復号途中結果D411 (v) と復号途中結果D413 (udv) の最大数は 9 であるため、計 算器 4 1 2 1 は、 9 個の復号途中結果D411から求められる 9 個の演算結果D434(φ(|vi|))を遅延させるFIFOメモリ438と、9個の符号ビットD432を遅延させるFIFOメモリ44 4を有している。行の重みが9未満の行のメッセージを計算するときには、FIF0メモリ4 38とFIFOメモリ444における遅延量が、その行の重みの値に減らされる。

[0312]

図22は、図18の計算部415の計算器4151の構成例を示すブロック図である。

[0313]

なお、図22では、計算器4151について説明するが、計算器4152乃至計算器41 55も同様に構成される。


[0314]

また、図22では、計算器412による第1の演算の結果得られる各復号途中結果(uj) が符号ビットを合わせて合計 6 ビットに量子化されているものとして、計算器 4 1 51 を表している。さらに、図22の計算器4151には、クロックckが供給され、このク ロックckは、必要なブロックに供給されるようになっている。そして、各ブロックは、 クロック c k に同期して処理を行う。

[0315]

図22の計算器4151は、制御部417から供給される制御信号D422に基づいて、受 信用メモリ416から1つずつ読み込まれる受信データD417(受信値uoi)と、サイクリ ックシフト回路414から1つずつ読み込まれる復号途中結果D414(uj)とを用いて、式 (5) にしたがう第2の演算を行う。

[0316]



[0317]

加算器 4 7 1 は、復号途中結果D414(復号途中結果u_i)とレジスタ 4 7 2 に格納されて いる 9 ビットの値D471とを加算することにより、復号途中結果D414を積算し、その結果得 られる9ビットの積算値を、レジスタ472に再格納する。なお、検査行列の1列に亘る 全ての1に対応する復号途中結果D414が積算された場合、レジスタ472はリセットされ る。

[0318] 検査行列の1列に亘る復号途中結果D414が1つずつ読み込まれ、レジスタ472に1列 分の復号途中結果D414が積算された値が格納された場合、制御部417から供給される制 御信号D422は、「0」から「1」に変化する。例えば、列の重みが「5」である場合、制 御信号D422は、1から4クロック目までは「0」となり、5クロック目では「1」となる

[0319]

制御信号D422が「1」の場合、セレクタ473は、レジスタ472に格納されている値 、即ち、検査行列の1列に亘る全ての枝からの復号途中結果D414(復号途中結果uj)が積 算された 9 ビットの値D471 (j=1 から d_V までの Σu_j) を選択し、レジスタ 4 7 4 に出力 して格納させる。レジスタ474は、格納している値D471を、9ビットの値D472として、 セレクタ471と加算器475に供給する。制御信号D422が「0」の場合、セレクタ47 3は、レジスタ474から供給された値D472を選択し、レジスタ474に出力し再格納さ せる。即ち、検査行列の1列に亘る全ての枝からの復号途中結果D414(復号途中結果uj) が積算されるまで、レジスタ474は、前回積算された値を、セレクタ473と加算器4 75に供給する。

[0320]

加算器475は、9ビットの値D472と、受信用メモリ416から供給された6ビットの 受信データD417とを加算して、その結果得られる6ビットの値を復号途中結果D415(復号 途中結果v)として出力する。

[0321]

以上のように、計算器4151では、式(5)の演算が行われ、復号途中結果vが求めら れる。

[0322]

なお、図8の検査行列の列の重みの最大は5であるため、即ち、計算器4151に供給 される復号途中結果ujの最大数は5であるため、計算器4151は、6ビットの復号途中 結果ujを最大5個加算する。従って、計算器4151の出力は、9ビットの値となってい


[0323]

図23は、図18の復号途中結果格納用メモリ413の構成例を示すブロック図である

[0324] 復号途中結果格納用メモリ413は、スイッチ501と504、および2つのシングル ポートRAMである復号途中結果格納用RAM502と503から構成される。

この復号途中結果格納用メモリ413の各部について詳細に説明する前に、まず、復号 途中結果格納用RAM502と503へのデータの格納方法について説明する。

[0326]



[0327]

具体的には、復号途中結果格納用RAM 5 0 2 の第 1 アドレスから第 9 アドレスには、図 15の検査行列Hの第1行目から第5行目までの1に対応する復号途中結果D412(D501)が . 、各行ともに横方向(列方向)に詰めた形に(0を無視した形で)格納される。

[0328]

即ち、第j行第i列を、(j,i)と表すこととすると、復号途中結果格納用RAM502の 第1アドレスには、図15の検査行列の構成行列である(1,1)から(5,5)の5×5の単位行 列の1に対応するデータが、第2アドレスには、図15の検査行列の構成行列である(1,2 1)から(5,25)のシフト行列(5×5の単位行列を右方向に3つだけサイクリックシフトし たシフト行列)の1に対応するデータが格納される。第3アドレスから第8アドレスも同 様に図15の検査行列の構成行列と対応づけてデータが格納される。そして、第9アドレ スには、検査行列の(1,86)から(5,90)のシフト行列(5×5の単位行列のうちの1行目の 1を0に置き換えて1つだけ左にサイクリックシフトしたシフト行列)の1に対応するデ ータが格納される。ここで、図15の検査行列の(1,86)から(5,90)のシフト行列において は、1行目に1がないため、第9アドレスにはデータが格納されない。

[0329]

復号途中格納用RAM 5 0 2 の第 1 0 アドレスから第 1 8 アドレスには、図 1 5 の検査行 列の第11行目から第15行目までの1に対応するデータが格納される。即ち、第10ア ドレスには、検査行列の(11,6)から(15,10)の5×5の単位行列を右に3つだけサイクリ ックシフトした行列の1に対応するデータが格納され、第11アドレスには、検査行列の (11,11)から (15,15) の和行列 (5×5の単位行列と、5×5の単位行列を右に3つだけ サイクリックシフトしたシフト行列との和である和行列)を構成するシフト行列の1に対 応するデータが格納される。また、第12アドレスには、検査行列の(11,6)から(15,10) の和行列を構成する単位行列の1に対応するデータが格納される。以下、第13アドレス から第18アドレスについても、検査行列に対応づけてデータが格納される。

[0330]

即ち、重みが2以上の構成行列については、その構成行列を、重みが1であるP×Pの単 位行列、そのコンポーネントである1のうち1個以上が0になった準単位行列、または単 位行列もしくは準単位行列をサイクリックシフトしたシフト行列のうちの複数の和の形で 表現したときの、その重みが1の単位行列、準単位行列、またはシフト行列の1の位置に 対応するデータ(単位行列、準単位行列、またはシフト行列に属する枝に対応するメッセ ージの復号途中結果)は、同一アドレスに格納される。

[0331]

同様に、復号途中格納用RAM502の第19アドレスから第27アドレスには、図15 の検査行列に対応づけて、第21行目から第25行目までの1に対応するデータが格納さ れる。即ち、復号途中結果格納用RAM502のワード数は、27である。

[0332]

復号途中結果格納用RAM503の第1アドレスから第9アドレスには、図15の検査行 列Hの第6行目から第10行目までの1に対応する復号途中結果D412(D502)が、各行とも に横方向(列方向)に詰めた形に(0を無視した形で)格納される。

[0333]

即ち、復号途中結果格納用RAM503の第1アドレスには、検査行列の構成行列である(6,1)から(10,5)の和行列 (5×5の単位行列を右に1つだけサイクリックシフトした第1 のシフト行列と、右に2つだけサイクリックシフトした第2のシフト行列の和である和行 列)を構成する第1のシフト行列の1に対応するデータが、第2アドレスには、検査行列 の構成行列である(6,1)から(10,5)の和行列を構成する第2のシフト行列の1に対応する データが格納される。以下、第3アドレスから第9アドレスも同様に検査行列の構成行列 と対応づけてデータが格納される。



[0334]

同様に、復号途中格納用RAM 5 0 3 の第 1 0 アドレスから第 1 8 アドレスには、図 1 5 の検査行列の第16行目から第20行目までの1に対応するデータが、第19アドレスか ら第27アドレスには、検査行列の第26行目から第30行目までの1に対応するデータ が、図15の検査行列に対応づけて格納される。即ち、復号途中結果格納用RAM503の ワード数は、27である。

[0335]

上述したように、復号途中結果格納用RAM 5 0 2 と 5 0 3 のワード(word)数は、 2 7 で ある。即ち、ワード数は、検査行列の行の重み(row weight)の9と行数の30とを乗算し 、その乗算結果(検査行列の1の数)を、同時に読み出す復号途中結果D501の数の5で除算 し、さらに、復号途中結果格納用メモリ413が有する復号途中結果格納用RAMの個数の 2で除算した値となる。

[0336]

以下、図23の復号途中結果格納用メモリ413の各部の動作について詳細に説明する

[0337]

復号途中結果格納用メモリ413には、計算部412により第1の演算が行われる場合 、計算部412から第1の演算の結果得られる復号途中結果D412(uj)が供給され、その 復号途中結果D412が復号途中結果格納用RAM 5 0 2 または復号途中結果格納用RAM 5 0 3 の うちの一方の所定のアドレスに書き込まれると同時に、他方から、前回の計算部412に よる第1の演算の結果得られた復号途中結果D412(uj)が読み出され、計算部412に出 力される。一方、計算部415により第2の演算が行われる場合、復号途中結果格納用メ モリ413は、復号途中結果格納用RAM502または復号途中結果格納用RAM503に書き 込みを行わず、どちらか一方のRAMの所定のアドレスから復号途中結果を読み出して、サ イクリックシフト回路414に供給する。

[0338]

スイッチ501には、計算部412から5つの復号途中結果D412が供給されるとともに 、その復号途中結果D412を書き込むメモリとして、復号途中結果格納用RAM502または 復号途中結果格納用RAM 5 0 3 の一方の選択を表す制御信号D4201が制御部 4 1 7 から供給 される。スイッチ501は、制御信号D4201に基づいて、復号途中結果格納用RAM502ま たは復号途中結果格納用RAM503の一方を選択し、その選択した一方に、5つの復号途 中結果D412を供給する。

[0339]

復号途中結果格納用RAM 5 0 2 には、スイッチ 5 0 1 から 5 つの復号途中結果D412が、 復号途中結果D501として供給されるとともに、制御部417からアドレスを表す制御信号 D4202が供給される。復号途中結果格納用RAM 5 0 2 は、制御信号D4022が表すアドレスに 既に格納されている前回の計算部412による第1の演算の結果得られた5つの復号途中 結果D501を読み出し、復号途中結果D503としてスイッチ504に供給する。また、復号途 中結果格納用RAM 5 0 2 は、制御信号D4022が表すアドレスに、スイッチ 5 0 1 から供給さ れた5つの復号途中結果D501を格納する(書き込む)。

[0340]

復号途中結果格納用RAM503には、スイッチ501から5つの復号途中結果D412が、 復号途中結果D502として供給されるとともに、制御部417からアドレスを表す制御信号 D4203が供給される。復号途中結果格納用RAM 5 0 3 は、制御信号D4203が表すアドレスに 既に格納されている前回の計算部412による第1の演算の結果得られた5つの復号途中 結果D502を読み出し、復号途中結果D504としてスイッチ 5 0 4 に供給する。また、復号途 中結果格納用RAM 5 0 2 は、制御信号D4203が表すアドレスに、スイッチ 5 0 1 から供給さ れた5つの復号途中結果D502を格納する(書き込む)。

[0341]

スイッチ504には、復号途中結果格納用RAM502から復号途中結果D503が供給され



るか、あるいは復号途中結果格納用RAM503から復号途中結果D504が供給される。また、制 御部417から、復号途中結果格納用RAM502または復号途中結果格納用RAM503の一 方の選択を表す制御信号D4204が供給される。スイッチ504は、制御信号D4201に基づい て、復号途中結果格納用RAM502または復号途中結果格納用RAM503の一方を選択し、 その選択した一方から供給された5つの復号途中結果を、5つの復号途中結果D413として 計算部412とサイクリックシフト回路414に供給する。

[0342]

図24は、復号途中結果格納用メモリ413の復号途中結果格納用RAM502と復号途 中結果格納用RAM503の読み出しと書き込みの動作を説明するタイミングチャートであ る。

[0343]

なお、図24において、横軸は、時間(t)を表している。

[0344]

復号途中結果格納用メモリ413では、計算部412により第1の演算が行われる場合 、復号途中結果格納用RAM502が、制御信号D4202に基づいて、既に格納している、前回 の計算部412の第1の演算の結果得られた復号途中結果D501のうち、同一アドレスに格 納している検査行列の第1行目から第5行目までの1に対応する復号途中結果D501を、5 つ単位で9回読み出し、スイッチ504を介して、計算部412に供給する。即ち、図1 5の検査行列Hの行重みは、9であるため、検査行列Hの各行の1に対応する復号途中結果 は9つあり、復号途中結果格納用RAM502は、第1行目から第5行目までの1に対応す る5つの復号途中結果D501を、5つ単位で9回読み出す。

[0345]

次に、復号途中結果格納用RAM 5 0 3 は、制御信号D4203に基づいて、既に格納している 、前回の計算部412による第1の演算の結果得られた復号途中結果D502のうち、同一ア ドレスに格納している検査行列の第6行目から第10行目までの1に対応する復号途中結 果D502を、5つ単位で9回続けて読み出し、スイッチ504を介して、計算部412に供 給する。それと同時に、復号途中結果格納用RAM502には、計算部412により、いま 行われている第1の演算の結果得られる検査行列の第1行目から第5行目までの1に対応 する5つの復号途中結果D412がスイッチ501を介して、復号途中結果D501として供給さ れ、復号途中結果格納用RAM 5 0 2 は、その復号途中結果D501を、制御信号D4202に基づい て、既に読み出された復号途中結果D503が格納されていたアドレスに9回続けて格納する

[0346]

その後、復号途中結果格納用RAM502は、制御信号D4202に基づいて、既に格納してい る、前回の計算部412による第1の演算の結果得られた復号途中結果D501のうち、同一 アドレスに格納している検査行列の第11行目から第15行目までの1に対応する復号途 中結果D501を、5つ単位で9回続けて読み出し、スイッチ504を介して、計算部412 に供給する。それと同時に、復号途中結果格納用RAM503には、計算部412により、 いま行われている第1の演算の結果得られる検査行列の第6行目から第10行目までの1 に対応する5つの復号途中結果D412がスイッチ501を介して、復号途中結果D502として 供給され、復号途中結果格納用RAM 5 0 3 は、その復号途中結果D502を、制御信号D4203 に 基づいて、既に読み出された復号途中結果D504が格納されていたアドレスに9回続けて格 納する。

[0347]

以後、同様に、計算部412による第1の演算の結果得られる検査行列の全ての1に対 応する復号途中結果が、復号途中結果格納用RAM502または復号途中結果格納用RAM50 3に格納されるまで、復号途中結果格納用RAM502と復号途中結果格納用RAM503は、 9回ずつの読み出しまたは書き込みを交互に行う。

[0348]

復号途中結果格納用メモリ413では、計算部415による第2の演算が行われる場合 出証特2004-3011373



、制御信号D4202に基づいて、復号途中結果格納用RAM502から既に格納されている第1 の演算の結果得られる復号途中結果D503を読み出すか、あるいは制御信号D4203に基づい て、復号途中結果格納用RAM503から、既に格納されている第1の演算の結果得られる 復号途中結果D504を読み出し、その読み出した復号途中結果をスイッチ 5 0 4 を介して、 サイクリックシフト回路414に供給する。

[0349]

図25は、図18の復号装置400の復号処理を説明するフローチャートである。この 処理は、例えば、受信用メモリ416に復号すべき受信データが格納されたとき、開始さ れる。

[0350]

ステップS50において、サイクリックシフト回路414は、復号途中結果格納用メモ リ413から供給された後述するステップS56で格納される5つの復号途中結果D413を 、サイクリックシフトし、計算部415に供給する。

[0351]

具体的には、サイクリックシフト回路414には、復号途中結果格納用メモリ413か ら5つの復号途中結果D413が供給されるとともに、制御部417から、その復号途中結果 D413に対応する検査行列の 1 が検査行列において元となる単位行列などを幾つサイクリッ クシフトしたものであるかの情報(Matrixデータ)を表す制御信号D421が供給される。サ イクリックシフト回路414は、制御信号D421を元に、5つの復号途中結果D413をサイク リックシフトし(並べ替え)、その結果を復号途中結果D414として、計算部415に供給 する。

[0352]

なお、受信用メモリ416から供給された受信データD417に対して、まだ第1の演算が 行われておらず、復号途中結果格納用メモリ413に復号途中結果D413が格納されていな い場合、計算部415は、復号途中結果uj を初期値に設定する。

[0353]

ステップS51において、計算部415は、第2の演算を行い、その演算の結果である 復号途中結果D415を復号途中結果格納用メモリ410に供給する。

[0354]

具体的には、計算部415には、ステップS50でサイクリックシフト回路414から 5つの復号途中結果D414が供給されるとともに、受信データ用メモリ416から5つの受 信データD417が供給され、復号途中結果D415と受信データD417が、計算部415の計算器 4 1 51乃至 4 1 55それぞれに 1 つずつ供給される。さらに、計算部 4 1 5 には、制御部 4 1 7 から制御信号D422が供給され、その制御信号D422が計算器 4 1 5 1 乃至 4 1 5 5 に供 給される。

[0355]

計算器4151乃至4155は、復号途中結果D414と受信データD417を用いて、制御信号 D422に基づいて、式(5)にしたがって、それぞれ演算を行い、その演算の結果得られる 検査行列の列に対応する復号途中結果D415(v)を復号途中結果格納用メモリ410に供給 する。

[0356]

ステップS51の処理後は、ステップS52に進み、復号途中結果格納用メモリ410 は、ステップS51で計算部415から供給された復号途中結果D415を、同一アドレスに 格納し、ステップS53に進む。

[0357]ステップS53において、制御部417は、計算部415により、検査行列の列に対応 する全ての復号途中結果D415が演算されたかどうかを判定し、全ての復号途中結果D415が 演算されていないと判定した場合、ステップS50に戻り、上述した処理を繰り返す。

[0358]

一方、ステップS53において、制御部417は、計算部415により、検査行列の列



に対応する全ての復号途中結果D415が演算されたと判定した場合、ステップS54に進み 、サイクリックシフト回路411は、復号途中結果格納用メモリ410から供給される復 号途中結果D410(v)をサイクリックシフトする。

[0359]

具体的には、サイクリックシフト回路411には、復号途中結果格納用メモリ410か ら5つの復号途中結果D410が供給されるとともに、制御部417から、その復号途中結果 D410に対応する検査行列の 1 が検査行列において元となる単位行列などを幾つサイクリッ クシフトしたものであるかの情報(Matrixデータ)を表す制御信号D418が供給される。サ イクリックシフト回路411は、制御信号D418を元に、5つの復号途中結果D410をサイク リックシフトし(並べ替え)、その結果を復号途中結果D411として、計算部412に供給 する。

[0360]

ステップS54の処理後は、ステップS55に進み、計算部412は、第1の演算を行 い、その演算結果である復号途中結果D412をサイクリックシフト回路414に供給する。

具体的には、計算部412には、ステップS54でサイクリックシフト回路411から 5つの復号途中結果D411(v)が供給されるとともに、後述するステップS56で既に格納 された前回の計算部412による第1の演算の結果得られた5つの復号途中結果D412 (D4 13) (uj)が供給され、その復号途中結果D411と復号途中結果D413が、計算部412の計算 器4121乃至4125のそれぞれに1つずつ供給される。さらに、計算部412には、制 御部417から制御信号D419が供給され、その制御信号D419が計算器4121乃至4125 に供給される。

計算器 4 1 2 1 乃至 4 1 2 5 は、それぞれ復号途中結果D411と復号途中結果D413とを用い て、制御信号D419に基づいて、式 (7) と式 (8) にしたがって、それぞれ演算を行い、 その演算の結果得られる復号途中結果D412(uj)を復号途中結果格納用メモリ413に供 給する。

ステップS55の処理後は、ステップS56に進み、復号途中結果格納用メモリ413 は、ステップS55で計算部412から供給された5つの復号途中結果D412を、同一のア ドレスに格納し、ステップS57に進む。

[0364]

ステップS57において、制御部417は、計算部412により、検査行列の全ての1 に対応する復号途中結果D412が演算されたかどうかを判定し、全ての復号途中結果が演算 されていないと判定した場合、ステップS54に戻り、上述した処理を繰り返す。

[0365]

一方、ステップS57において、制御部417は、計算部412により、全ての1に対 応する復号途中結果D412が演算されたと判定した場合、処理を終了する。

なお、復号装置400は、復号回数だけ図25の復号処理を繰り返し行ない、最後の第 2の演算の結果得られるメッセージD415が、最終的な復号結果として出力される。

上述した説明では、復号途中結果格納用メモリ413は、2つのシングルポートRAMか [0367] ら構成にしたが、1つのRAMに対して読み出しと書き込みが同時に起こらないようにすれ ば、3つ以上のRAMから構成してもよい。例えば、RAMの物理的なビットが足りない場合に は、複数のRAMを用いて同じ制御信号を与えることで、論理的に1つのRAMとみなすことが できる。

[0368] また、枝データ(枝に対応するメッセージ)が欠けている箇所に関しては、メモリ格納 時(復号途中結果格納用メモリ410と413へのデータ格納時)には、何のメッセージ



も格納せず、また、演算時(計算部412での第1の演算時と計算部415での第2の演 算時) にも何の演算も行わない。

[0369]

図26は、本発明を適用した図15の検査行列で表現されるLDPC符号を復号する復号装 置の他の一実施の形態の構成例を示すブロック図である。

図26の復号装置600では、図16の枝データ格納メモリ316が、枝データ格納メ モリ316に比べて容量の小さい復号途中結果格納用メモリ613になっている。

[0371]

復号装置600は、復号途中結果格納用メモリ610、サイクリックシフト回路611 、5つの計算器6121乃至計算器6125からなる計算部612、復号途中結果格納用メ モリ613、サイクリックシフト回路614、5つの計算器6151万至計算器6155か らなる計算部615、受信用メモリ616、および制御部617から構成される。

[0372]

ここで、図27乃至図30を用いて、図26の計算部612の計算器6121乃至計算 器6125、および図30の計算部615の計算器6151乃至計算器6155と、図10 のチェックノード計算器101および図11のバリアプルノード計算器103との関係に ついて説明する。

[0373]

図27と図28は、前述の図10のチェックノード計算器101と図11のバリアブル ノード計算器103とそれぞれ同一の図である。また、図29は、計算器 612_k (k=1,2・・・,5) の構成例を示しており、図30は、計算器615k(k=1,2,・・・,5) の構成 例を示している。

[0374]

図26の復号装置600では、計算器612kがチェックノード演算を行い、計算部6 1.5_k が、バリアブルノード演算をおこなうのではなく、計算器 $6.1.2_k$ がチェックノード 演算の一部を、計算器615kがチェックノード演算の他の一部とバリアブルノード演算 を行う。

[0375]

即ち、図29の計算器612kは、ブロックD'とE'から構成される。ブロックD'は、 図27のチェックノード計算器101の一部である、検査行列の各列の全ての枝に対応す るメッセージviの絶対値に対してφの演算を行った値を積算するブロックDと同様に構成 されている。また、ブロックE'は、検査行列の各列の全ての枝に対応するメッセージvi の符号ビットを乗算するブロックEと同様に構成されている。

[0376]

一方、図30の計算器615 $_k$ は、ブロックF'、G'、H'とから構成される。ブロック F'は、図19のチェックノード計算器101の他の一部である、検査行列の各列の全て の枝に対応するメッセージvi の符号ビットの乗算値から、求めたい枝に対応するメッセー ジviの符号ビットを除算するとともに、検査行列の各列の全ての枝に対応するメッセージ v_i の絶対値に対して ϕ の演算を行った値の積算値から、求めたい枝に対応するメッセージ v_i の絶対値に対して ϕ の演算を行った値を減算した値に対して、 ϕ^{-1} の演算を行うプロッ クFと同様に構成されている。また、ブロックG'は、メッセージ v_i の絶対値に対して ϕ の演算を行うブロックGと同様に構成され、ブロックH'は、図20のバリアブルノード 計算器103のバリアブルノード演算を行うブロックHと同様に構成されている。

[0377]

そして、図29の計算器612kは、ブロックAとブロックBによる演算の結果、即ち 、チェックノード演算の一部を行った復号途中結果wを復号途中結果格納用メモリ613 に供給し、図30の計算器615kは、チェックノード演算の他の一部とバリアブルノー ド演算を行った復号途中結果vi'を復号途中結果格納用メモリ610に供給する。

[0378]



従って、図26の復号装置600は、計算器612kの演算と計算器615kの演算とを 交互に行うことにより、チェックノード演算とバリアプルノード演算を行い、復号を行う ことができる。

[0379]

なお、図30の計算器615kでは、復号途中結果格納用メモリ610に格納されてい る求めたい枝に対応する復号途中結果vi'を用いて、ブロックCで、計算器612kの演算 の結果得られる復号途中結果wの絶対値から、求めたい枝に対応する復号途中結果vi'を減 算するとともに、復号途中結果wの符号ビットと、求めたい枝に対応する復号途中結果vi' の符号ビットを乗算するので、図27のFIFOメモリ127とFIFOメモリ133が必要ない

[0380]

次に、計算部612の計算器6121乃至計算器6125で行われる演算と、計算部61 5の計算器6151乃至計算器6155で行われる演算について、式を用いて説明する。

[0381]

計算部612は、以下の式(9)にしたがう第1の演算を行い、その第1の演算の結果 である復号途中結果wを復号途中結果格納用メモリ613に供給して格納させる。計算部 6 1 5 は、上述した式(1)と、以下の式(10)と(11)にしたがう第2の演算を行 い、その第2の演算の結果である復号途中結果vi'を復号途中結果格納用メモリ610に 供給して格納させる。

[0382] 【数9】

$$W = \sum_{i=1}^{d_c} |v_i'| \times \prod_{i=1}^{d_c} sign(v_i')$$
... (9)

[0383] 【数10】

$$u_j = \phi^{-1}(|w| - |v_i'|) \times sign(v_i') \times sign(w)$$

 \cdots (10)

[0384] 【数11】


 $v_i' = \phi(|v_i|) \times sign(v_i)$

 \cdots (11)

即ち、式(9)にしたがう第1の演算の結果得られる復号途中結果wは、式(1)、式 $(1\ 0)$ 、式 $(1\ 1)$ にしたがう第2の演算の結果得られる検査行列Hのj 行のすべての 1に対応するチェックノード演算の復号途中結果vi'の絶対値|vi'|の総和と符号ビットsi gn (v_i') の乗算値とを乗算したものであるので、上述した式(7)にしたがうチェック ノード演算によって求められる $\mathbf{u}_{\mathbf{i}}$ は、式(10)に示すように、式(9)にしたがう第1 の演算の結果得られる復号途中結果wの絶対値|wlから、検査行列Hの j 行の、各列の"1 " (枝) に対応する (複数の) 復号途中結果vi'のうち、メッセージを求めたい枝に対応 する復号途中結果vi'の絶対値|vi'|を引いた値を用いて表すことができる。

復号装置600では、計算部612による式(9)にしたがう第1の演算と、計算部6 15による式(1)、式(10)、式(11)にしたがう第2の演算とが交互に行われ、 計算部615が、最後の第1の演算の結果を用いて、式(5) にしたがう演算を行い、そ の演算結果を復号結果として出力することにより、LDPC符号の繰り返し復号を行う。

[0387]



[0388]

従って、復号装置600では、図16の枝データ格納メモリ311に比べて、復号途中 結果格納用メモリ610のメモリの容量を削減することができ、これにより、復号装置6 00の回路規模を小さくすることができる。

[0389]

以下、図26の復号装置600の各部の動作について詳細に説明する。

復号途中結果格納用メモリ610は、制御信号D618に基づいて、計算部615から供給 される5つの復号途中結果D615をまとめて格納すると同時に、既に格納してある5つの復 号途中結果D615を読み出し、復号途中結果D610として、サイクリックシフト回路611と 計算部615に供給する。即ち、復号途中結果格納用メモリ610は、サイクリックシフ ト回路611に供給する復号途中結果D610の読み出しと、計算部615から供給される復 号途中結果D615の書き込みとを、同時に行う。

[0391]

なお、復号途中結果格納用メモリ610には、計算部615の第2の演算により演算さ れた検査行列の1 (枝) に対応する復号途中結果vi'(第2の復号途中結果) が格納され るので、復号途中結果格納用メモリ610に格納されるデータ量、即ち、復号途中結果格 納用メモリ610に必要とされる記憶容量は、復号途中結果の量子化ビット数と、検査行 列の1の数(全枝数)との乗算値となる。

[0392]

復号途中結果格納用メモリ610は、例えば、5つの復号途中結果を同時に読み書き可 能な、2つのシングルポートRAMから構成される。復号途中結果格納用メモリ610には 、計算部615から5つの復号途中結果D615が供給されるとともに、制御部617から復 号途中結果D615の読み書きを制御する制御信号D618が供給される。

[0393]

サイクリックシフト回路611には、復号途中結果格納用メモリ610から5つの復号 途中結果D610が供給されるとともに、制御部617から、その復号途中結果D610に対応す る検査行列の1が、検査行列において元となる単位行列などを幾つサイクリックシフトで あるかの情報(Matrixデータ)を表す制御信号D619が供給される。サイクリックシフト回 路611は、制御信号D619を元に、5つの復号結果D610を並べ替えるサイクリックシフト を行い、その結果を復号途中結果D611として、計算部612に供給する。

[0394]

計算部612は、5つの計算器6121乃至6125からなる。計算部612には、サイ クリックシフト回路611から5つの復号途中結果D611(第2の復号途中結果)(vi') が供給され、その5つの復号途中結果D611(第1の復号途中結果)(w)が、計算器61 21乃至6125のそれぞれに供給される。また、計算部612には、制御部617から制 御信号D620が供給され、その制御信号D620が、計算器6121乃至6125に供給される。 なお、制御信号D620は、5つの計算器6121乃至6125に共通の信号である。



[0395]

計算器6121乃至6125は、それぞれ復号途中結果D611を用いて、式(9)にしたが って第1の演算を行い、復号途中結果D612(w)を求める。計算部612は、計算器6121 乃至6125による演算の結果得られる5つの復号途中結果D612を復号途中結果格納用メ モリ613に供給する。

[0396]

復号途中結果格納用メモリ613には、計算部612から、計算部612による第1の 演算の結果である検査行列の行に対応する5つの復号途中結果D612が供給され、復号途中 結果格納用メモリ613は、計算部612から供給された5つの復号途中結果D612を、第 1アドレスから順に格納(記憶)する。

[0397]

即ち、復号途中結果格納用メモリ613の第1アドレスには、検査行列の行に対応する 復号途中結果のうち、第1行目から第5行目の復号途中結果wが格納される。そして、同 様に、第2アドレスには、第6行目から第10行目の復号途中結果wが格納され、第3ア ドレスには、第11行目から第15行目の復号途中結果wが格納される。以後、同様に、 第16行目から第30行目までの復号途中結果wが、5個ずつ、第4アドレスから第6ア ドレスまで格納され、計60個の復号途中結果wが復号途中結果格納用メモリ613に格 納される。従って、復号途中結果格納用メモリ610のワード(word)数は、図15の検 査行列Hの行数である30を、同時に読み書きする復号途中結果の数である5で割り算し た6となる。

[0398]

また、復号途中結果格納用メモリ613は、既に格納してある5つの復号途中結果D613 から、計算部615が求めようとする復号途中結果vi'の対応する検査行列Hの列において "1"になっている復号途中結果wを5つ同時に読み出し、復号途中結果D613として、サ イクリックシフト回路614に供給する。

[0399]

なお、復号途中結果格納用メモリ613は、例えば、5つの復号途中結果を同時に読み 書き可能な、シングルポートRAMで構成される。また、復号途中結果格納用メモリ613 には、計算部612の第1の演算により演算された行に対応する復号途中結果wが格納さ れるので、復号途中結果格納用メモリ613に格納されるデータ量、即ち、復号途中結果 格納用メモリ613に必要とされる記憶容量は、復号途中結果の量子化ビット数と、検査 行列Hの行数との乗算値である。

[0400]

サイクリックシフト回路614には、復号途中結果格納用メモリ613から5つの復号 途中結果D613 (復号途中結果w) が供給されるとともに、制御部617から、その復号途 中結果D613に対応する検査行列の1が検査行列において元となる単位行列などを幾つサイ クリックシフトしたものであるかの情報(Matrixデータ)を表す制御信号D621が供給され る。サイクリックシフト回路614は、制御信号D621を元に、5つの復号途中結果D613を 並べ替えるサイクリックシフトを行い、その結果を復号途中結果D614として、計算部61 5に供給する。

[0401]

計算部615は、5つの計算器6151万至6155からなる。バリアブルノード計算部 6 1 5 には、サイクリックシフト回路 6 1 4 から 5 つの復号途中結果D614(w)が供給され るとともに、復号途中結果格納用メモリ610から5つの復号途中結果D610(vi')が供 給され、その復号途中結果D614と復号途中結果D610が、計算器6151乃至6155のそれ ぞれに供給される。また、計算部615には、受信用メモリ617から5つの受信データ D617が供給され、その受信データD617が、計算器 6 1 5₁乃至 6 1 5₅のそれぞれに供給さ れる。さらに、計算部617には、制御部617から制御信号D622が供給され、その制御 信号D622が計算器 6 1 51乃至 6 1 55に供給される。なお、制御信号D622は、5つの計算 器6171乃至6175に共通の信号である。



計算器 6 1 5 1 乃至 6 1 5 5 は、それぞれ復号途中結果D614とD611、受信データD617 (LD PC符号)とを用いて、式(1)、式(10)、式(11)にしたがって、それぞれ第2の 演算を行い、検査行列の各列の1に対応する5つの復号途中結果D615 (vi') を求める。 計算部615は、計算器6151万至6155の第2の演算の結果得られる5つの復号途中 結果D615を、復号途中結果格納用メモリ610に供給する。

[0403]

受信用メモリ616は、通信路を通して受信した受信値(符号ビット)D616から計算し た符号ビットの0らしさの値である受信LLR(対数尤度比)を、受信データD617として格 納する。

[0404]

即ち、受信用メモリ616の第1のアドレスには、検査行列の列に対応する受信データ D617のうち、検査行列の第1列目から第5列目までに対応する受信データD617が格納され る。そして、第2のアドレスには、検査行列の第6列目から第10列目までに対応する受 信データD617が格納され、第3アドレスには、検査行列の第11列目から第16列目まで に対応する受信データD617が格納される。以後、同様に、第4アドレスから第18アドレ スまでに、検査行列の第17列目から第90列目までに対応する受信データD617が、5つ ずつ格納される。

[0405]

そして、受信用メモリ616は、既に格納している受信データD617を計算部615によ る第2の演算に必要となる順番に5つずつ同時に読み出し、計算部615に供給する。

[0406]

なお、受信用メモリ616は、例えば、シングルポートRAMから構成される。また、受 信用メモリ616に格納されるデータ量、即ち、受信用メモリ616に必要とされる記憶 容量は、LDPC符号の符号長と、受信データの量子化ビット数との乗算値である。さらに、 受信用メモリ616のワード (word) 数は、LDPC符号の符号長、即ち、検査行列の列数で ある90を、同時に読み出す受信データD617の数である5で割り算した値の18である。

[0407]

制御部617は、制御信号D618を復号途中結果格納用メモリ610に、制御信号D619を サイクリックシフト回路611に供給することにより、それぞれを制御する。また、制御 部617は、制御信号D620を計算部612に、制御信号D621をサイクリックシフト回路6 14に、制御信号D622を計算部615に供給することにより、それぞれを制御する。

[0408]

復号途中結果格納用メモリ610、サイクリックシフト回路611、計算部612、復 号途中結果格納用メモリ613、サイクリックシフト回路614、計算部615の順で、 データが一巡することで、復号装置600は、1回の復号を行うことができる。復号装置 600では、所定の回数だけ繰り返して復号が行われた後、計算部615が、式(5)に したがう演算を行い、その演算結果が最終的な復号結果として出力される。

[0409]

図29は、図26の計算部612の計算器6121の構成例を示すブロック図である。

[0410]

なお、図29では、計算器6121について説明するが、計算器6122乃至計算器61 25も同様に構成される。

[0411]

また、図29では、計算器615による第2の演算の結果得られる各復号途中結果(vi ')が 6 ビットに量子化されているものとして、計算器 6 1 2₁を表している。さらに、図 29の計算器6121には、クロックckが供給され、このクロックckは、必要なプロ ックに供給されるようになっている。そして、各ブロックは、クロックckに同期して処 理を行う。

[0412]



図29の計算器6121は、制御部617から供給される制御信号D620に基づいて、サ イクリックシフト回路611から1つずつ読み込まれる復号途中結果D611(vi')を用い て、式(9)にしたがう第1の演算を行う。

即ち、計算器6121には、サイクリックシフト回路611から供給される5つの6ビ ットの復号途中結果D611(vi')のうちの、1つの復号途中結果D611が供給され、最上位ビ ットの符号ビットD631がEXOR回路635に供給されるとともに、その6ビットの復号途中 結果D611 (vi') の下位 5 ビットの絶対値D632 (|vi'|) が、加算器 6 3 1 に供給される。 また、計算器 6 1 21には、制御部 6 1 7 から制御信号D620が供給され、その制御信号D62 0がセレクタ633とセレクタ637に供給される。

加算器 6 3 1 は、絶対値D632 (|vi'|) とレジスタ 6 3 2 に格納されている 9 ビットの 値D633とを加算することにより、絶対値D632(|vi'|)を積算し、その結果得られる9ビ ットの積算値をレジスタ632に再格納する。なお、検査行列の1行に亘る全ての1に対 応する復号途中結果D611から求められた絶対値D632(|vi|)が積算された場合、レジスタ 6 32はリセットされる。


検査行列の1行に亘る復号途中結果D611が1つずつ読み込まれ、レジスタ632に1行分 の絶対値D632が積算された積算値が格納された場合、制御部617から供給される制御信 号D620は、0から1に変化する。例えば、行の重み(row weight)が「9」である場合、 制御信号D620は、1から8クロック目までは、 $\lceil 0 \rfloor$ となり、9クロック目では $\lceil 1 \rfloor$ と なる。

制御信号D620が「1」の場合、セレクタ633は、レジスタ632に格納されている値 、即ち、検査行列の1行に亘る全ての1に対応する復号途中結果D611(復号途中結果vi') の絶対値D632(|vi'|)が積算された 9 ビットの値D633(i=1 から i=d。までの Σ |vi' 1) を選択し、値D634として、レジスタ634に出力して格納させる。レジスタ634は 、格納している値D634を、9ビットの値D635として、セレクタ633に供給するとともに 、出力する。制御信号D620が「0」の場合、セレクタ633は、レジスタ634から供給 された値D635を選択し、レジスタ634に出力して再格納させる。即ち、検査行列の1行 に亘る全ての1に対応する復号途中結果D611(復号途中結果vi')の絶対値D632(|vi'|) が積算されるまで、レジスタ634は、前回積算された|vi'|を、セレクタ633に供給 するとともに、出力する。

以上の処理と並行して、EXOR回路635は、レジスタ636に格納されている1ビット の値D637と符号ビットD631との排他的論理和を演算することにより、符号ビットどうしの 乗算を行い、1ビットの乗算結果D636をレジスタ636に再格納する。なお、検査行列の 1行に亘る全ての1に対応する復号途中結果D611の符号ビットD631が乗算された場合、レ ジスタ636はリセットされる。

検査行列の1行に亘る全ての1に対応する復号途中結果D611から求められた符号ビットD 631が乗算された乗算結果D636 (i=1から d_c までの $\Pi sign(v_i')$) がレジスタ 6 3 6 に 格納された場合、制御部617から供給される制御信号D620は、「0」から「1」に変化 する。

制御信号D620が「1」の場合、セレクタ637は、レジスタ636に格納されている値 、即ち、検査行列の1行に亘る全ての1に対応する復号途中結果D611の符号ビットD631が 乗算された値D637 (i=1から $i=d_c$ までの $\Pi sign(v_i')$) を選択し、1ビットの値D638 としてレジスタ638に出力して格納させる。レジスタ638は、格納している値D638を 、1ビットの値D639としてセレクタ637に供給するとともに、出力する。制御信号D620



[0420]

計算器 6 1 21では、レジスタ 6 3 4 から出力された 9 ビットの値D635 (i = 1 から i $=d_c$ までの Σ $|v_i'|$)を下位 9 ビットとするとともに、レジスタ 6 3 8 から出力された 1ビットの値D639 (sign (vi')) を最上位ビットとする合計 1 0 ビットが復号途中結果D61 2 (復号途中結果w) として出力される。

[0421]

以上のように、計算器 6 1 21では、式 (9) の演算が行われ、復号途中結果wが求めら れる。

[0422]

図30は、図26の計算部615の計算器6151の構成例を示すブロック図である。

[0423]

なお、図30では、計算器6151について説明するが、計算器6152乃至計算器61 55も同様に構成される。

[0424]

また、図30では、計算器612による第1の演算の結果得られる各復号途中結果(w)が符号ビットを合わせて合計10ビットに量子化され、復号途中結果格納用メモリ61 0から供給される、前回の第2の演算の結果得られた各復号途中結果(u_j)が符号ビットを 合わせて6ビットに量子化されているものとして、計算器6151を表している。さらに 、図30の計算器6151には、クロックckが供給され、このクロックckは、必要な ブロックに供給されるようになっている。そして、各ブロックは、クロックckに同期し て処理を行う。

[0425]

図30の計算器6151は、制御部617から供給される制御信号D622に基づいて、受 信用メモリ616から1つずつ読み込まれる受信データD617(受信値uoi)、サイクリッ クシフト回路614から1つずつ読み込まれる復号途中結果D614(w)、および復号途中 結果格納用メモリ610から1つずつ読み込まれる前回の計算部615による第2の演算 の結果得られた復号途中結果D610(v_i ')とを用いて、式(1)、式(10)、式(11) にしたがう第2の演算を行う。

[0426]

即ち、計算器6151では、サイクリックシフト回路614から、検査行列の行に対応 する10ビットの復号途中結果D614(復号途中結果w)が1つずつ読み込まれとともに、 復号途中結果格納用メモリ610から、前回の計算部615による第2の演算の結果得ら れた 6 ビットの復号途中結果D610(復号途中結果vi')が1つずつ読み込まれ、その復号途 中結果D614の最上位ビットの符号ビットD651 (sign(w)) と復号途中結果D610の最上位ビ ットの符号ビットD653 (sign (u_j)) が、EXOR回路 6 5 3 に供給されるとともに、その復 号途中結果D614の下位 9 ビットの絶対値D652(|w|))と復号途中結果D610の下位 9 ビッ トの符号ビットD653 (|vi'|) が、減算器651に供給される。また、計算器6151では 、受信用メモリ616から6ビットの受信データD617が1つずつ読み込まれ、加算器65 8に供給される。さらに、計算器6151には、制御部617から制御信号D622が供給さ れ、その制御信号D622は、セレクタ656に供給される。

[0427]

減算器 6 5 1 は、絶対値D652から絶対値D654を減算し、その 5 ビットの減算値D655をLU T652に供給する。LUT652は、その減算値D655に対して、 ϕ^{-1} の演算を行った5ビッ トの演算結果D656 (φ ⁻¹ (|w| - | v_i ' |)) を出力する。

[0428] 一方、EXOR回路 6 5 3 は、符号ビットD651 (sign (w)) と符号ビットD653 (sign (vi'



))との排他的論理和を演算することにより、符号ビットD651と符号ビットD653を乗算し 、1ビットの乗結果を乗算値D657として出力する。そして、LUT 6 5 2 から供給される 5 ビットの演算結果D656を下位 5 ビット(ϕ^{-1} ($|w|-|v_i'|$))とするとともに、EXOR回路 6 5 3 から供給される 1 ビットの値D657 (sign (w) × sign (vi')) を最上位ビットと した6ビットの値D658が、加算器654に供給されるとともに、FIF0メモリ659に供給 される。

[0429]

以上のように、式(10)にしたがう演算が行われ、その演算の結果である6ビットの 値D658 (u_j) が、加算器 6 5 4 に供給されるとともに、FIFOメモリ 6 5 9 に供給される。

[0430]

加算器 6 5 4 は、6 ビットの値D658(ui)とレジスタ 6 5 5 に格納されている 9 ビット の値D659とを加算することにより、値D658を積算し、その結果得られる9ビットの積算値 を、レジスタ655に再格納する。なお、検査行列の1列に亘る全ての1に対応する値D6 58が積算された場合、レジスタ655はリセットされる。

[0431]

検査行列の1列に亘る値D658が1つずつ読み込まれ、レジスタ655に1列分の値D658 が積算された値が格納された場合、制御部617から供給される制御信号D622は、「0」 から「1」に変化する。例えば、列の重みが「5」である場合、制御信号D622は、1から 4 クロック目までは「0」となり、5 クロック目では「1」となる。

[0432]

制御信号D622が「1」の場合、セレクタ656は、レジスタ655に格納されている値 、即ち、検査行列の1列に亘る1に対応する値D658(u;)が積算された9ビットの値D659 (j=1 から dvまでの Σu_j) を選択し、レジスタ 6 5 7 に出力して格納させる。レジス タ657は、格納している値D659を、9ビットの値D660として、セレクタ471と加算器 658に供給する。制御信号D622が「0」の場合、セレクタ656は、レジスタ657か ら供給された値D660を選択し、レジスタ657に出力し再格納させる。即ち、検査行列の 1列に亘る1に対応する値D658 (uj) が積算されるまで、レジスタ657は、前回積算さ れた値を、セレクタ656と加算器658に供給する。

[0433]

加算器658は、9ビットの値D660と、受信用メモリ616から供給された6ビットの 受信データD617とを加算して、その結果得られる9ビットの値D661を供給する。

[0434]

計算器615では、最後の演算を行う場合、加算器658が、9ビットの値D661を最終 的な復号結果として出力する。即ち、計算部615は、式(5)にしたがって演算を行う

[0435]

一方、FIFOメモリ659は、レジスタ665から新たな値D660(j = 1 から j = d vま での Σu_i)が出力されるまでの間、6ビットの値 $D658(u_i)$ を遅延し、6ビットの値D662と して減算器 6 6 0 に供給する。減算器 6 6 0 は、 9 ビットの値D660から 6 ビットの値D662 を減算し、その減算値D663を出力する。即ち、減算器660は、検査行列の1列に亘る1 に対応する値D658の積算値から、求めたい枝に対応する値、即ち検査行列の所定の1に対 応する値D658 (u_i) を減算して、その減算値(i=1から $i=d_v-1$ までの Σu_i)を 6ビットの減算値D663として出力する。

[0436]

以上のように、式(1)にしたがう演算が行われ、その演算の結果である6ビットの減 算値D663 (vi) が出力される。そして、減算器660から出力された6ビットの減算値D6 63の下位 5 ビットの絶対値(|vi|)が、LUT 6 6 1 に供給されるとともに、最上位ビット の符号ビット (sign (vi)) が値D665として出力される。

[0437] LUT 6 6 1 は、絶対値 (|vi|) に対して、 φの演算を行った 5 ビットの演算結果D666 (



 ϕ (\mid v_i \mid))を出力する。そして、LUT 6 6 1 から出力された 5 ビットの演算結果D666(φ (|vi|))を下位 5 ビットとするとともに、値D665 (sign (vi)) を最上位ビット とした合計 6 ビットを、復号途中結果(vi')として復号途中結果格納用メモリ 6 1 0 に 供給する。

れ、復号途中結果vi'が求められる。

なお、図15の検査行列の列の重みの最大は5であるため、即ち、計算器6151に供 給される復号途中結果D614(w)と復号途中結果D610(vi')の最大数は5であるため、計 算器 6 1 51は、 5 個の復号途中結果D614と復号途中結果D610から求められる 5 個の演算 結果D658 (uj) を遅延させるFIFOメモリ659を有している。列の重みが5未満の行のメ ッセージを計算するときには、FIFOメモリ659における遅延量が、その列の重みの値に 減らされる。

図31は、図26の復号途中結果格納用メモリ610の構成例を示すブロック図である

復号途中結果格納用メモリ610は、スイッチ701と704、および2つのシングル ポートRAMである復号途中結果格納用RAM702と703から構成される。

この復号途中結果格納用メモリ610の各部について詳細に説明する前に、まず、復号 途中結果格納用RAM702と703へのデータの格納方法について説明する。

復号途中結果格納用RAM702と703は、計算部612による第1の演算の結果得ら れ、スイッチ701を介して供給された復号途中結果D615を格納する。

具体的には、復号途中結果格納用RAM702の第1アドレスから第5アドレスには、図 15の検査行列Hの第1列目から第5列目までの1に対応する復号途中結果D615(D701)が 、各行ともに横方向(列方向)に詰めた形に(0を無視した形で)格納される。

即ち、第j行第i列を、(j,i)と表すこととすると、復号途中結果格納用RAM702の 第1アドレスには、図15の検査行列の(1,1)から(5,5)の5×5の単位行列の1に対応す るデータが、第2アドレスには、図15の検査行列の(6,1)から(10,5)の和行列(5×5 の単位行列を右に1つだけサイクリックシフトした第1のシフト行列と、右に2つだけサ イクリックシフトした第2のシフト行列との和である和行列)を構成する第1のシフト行 列の1の位置に対応するデータが格納される。また、第3アドレスには、検査行列の(6,1)から(10,5)の和行列を構成する第2のシフト行列の1の位置に対応するデータが格納さ れる。以下、第4アドレスおよび第5アドレスについても、図15の検査行列に対応づけ て、データが格納される。

復号途中格納用RAM 7 0 2 の第 6 アドレスから第 1 0 アドレスには、図 1 5 の検査行列 の第11列目から第15列目までの1に対応するデータが格納される。即ち、第6アドレ スには、検査行列の(11,11)から(15,15)の和行列(5×5の単位行列と、5×5の単位行 列を右に3つだけサイクリックシフトした第1のシフト行列との和である和行列)を構成 する第1のシフト行列の1の位置に対応するデータが格納され、第7アドレスには、検査 行列の(11,11)から(15,15)の和行列を構成する単位行列の 1 に対応するデータが格納され る。以下、第8アドレスから第10アドレスについても、検査行列に対応づけてデータが 格納される。

[0447]



同様に、復号途中格納用RAM702の第10アドレスから第28アドレスには、図15 の検査行列に対応づけて、第21列目から第25列目まで、第31列目から第35列目ま で、第41列目から第45列目まで、第51列目から第55列目まで、第61列目から第 65列目まで、第71列目から第75列目まで、第81列目から第85列目までの1に対 応するデータが格納される。即ち、復号途中結果格納用RAM702のワード数は、28で ある。

[0448]

復号途中結果格納用RAM703の第1アドレスから第5アドレスには、図15の検査行 列Hの第6列目から第10列目までの1に対応する復号途中結果D615(D702)が、各行とも に横方向(列方向)に詰めた形に(0を無視した形で)格納される。

[0449]

即ち、復号途中結果格納用RAM703の第1アドレスには、検査行列の構成行列である(6,1)から(10,5)の和行列 $(5 \times 5$ の単位行列を右に1つだけサイクリックシフトした第1のシフト行列と、右に2つだけサイクリックシフトした第2のシフト行列の和である和行 列)を構成する第1のシフト行列の1に対応するデータが、第2アドレスには、検査行列 の構成行列である(6,1)から(10,5)の和行列を構成する第2のシフト行列の1に対応する データが格納される。以下、第3アドレスから第5アドレスも同様に検査行列の構成行列 と対応づけてデータが格納される。

[0450]

同様に、復号途中格納用RAM703の第6アドレスから第26アドレスには、図15の 検査行列の第16列目から第20列目まで、第26列目から第30列目まで、第36列目 から第40列目まで、第46列目から第50列目まで、第56列目から第60列目まで、 第66列目から第70列目まで、第76列目から第80列目まで、第86列目から第90 列目までの1に対応するデータが、図15の検査行列に対応づけて格納される。即ち、復 号途中結果格納用RAM 7 0 3 のワード数は、2 6 である。

[0451]

上述したように、復号途中結果格納用RAM702のワード(word)数は、28であり、復 号途中結果格納用RAM 7 0 3 のワード数は、2 6 である。

[0452]図32は、復号途中結果格納用メモリ610の復号途中結果格納用RAM702と復号途 中結果格納用RAM703の読み出しと書き込みの動作を説明するタイミングチャートであ る。

[0453]

なお、図32において、横軸は、時間(t)を表している。

[0454]

復号途中結果格納用メモリ610では、計算部612による第1の演算が行われる場合 、制御部617から供給される制御信号D7202に基づいて、復号途中結果格納用RAM702 から既に格納されている第2の演算の結果得られる復号途中結果D703を読み出すか、ある いは制御部617から供給される制御信号D7203に基づいて、復号途中結果格納用RAM70 3から、既に格納されている第2の演算の結果得られる復号途中結果D704を読み出し、そ の読み出した復号途中結果をスイッチ704を介して、サイクリックシフト回路614に 供給する。

[0455]

復号途中結果格納用メモリ610には、計算部615により第2の演算が行われる場合 、計算部615から第2の演算の結果得られる復号途中結果D615(vi')が供給され、そ の復号途中結果D615が復号途中結果格納用RAM702または復号途中結果格納用RAM703 のうちの一方の所定のアドレスに書き込まれると同時に、他方から、前回の計算部615 による第2の演算の結果得られた復号途中結果D610 (vi') が読み出され、サイクリック シフト回路614を介して、計算部615に出力される。

[0456]



スイッチ701には、計算部615から5つの復号途中結果D615が供給されるとともに 、その復号途中結果D615を書き込むメモリとして、復号途中結果格納用RAM702または 復号途中結果格納用RAM703の一方の選択を表す制御信号D7201が供給される。スイッチ 701は、制御信号D7201に基づいて、復号途中結果格納用RAM702または復号途中結果 格納用RAM 7 0 3 の一方を選択し、その選択した一方に、5 つの復号途中結果D612を供給

[0457]

. 復号途中結果格納用RAM702には、スイッチ701から5つの復号途中結果D612が、 復号途中結果D701として供給されるとともに、制御部617からアドレスを表す制御信号 D7022が供給される。復号途中結果格納用RAM702は、制御信号D7202が表すアドレスに 既に格納されている前回の計算部615による第2の演算の結果得られた5つの復号途中 結果D701を読み出し、復号途中結果D703としてスイッチ704に供給する。また、復号途 中結果格納用RAM 7 0 2 は、制御信号D7202が表すアドレスに、スイッチ 7 0 1 から供給さ れた5つの復号途中結果D702を格納する(書き込む)。

[0458]

復号途中結果格納用RAM703には、スイッチ701から5つの復号途中結果D615が、 復号途中結果D702として供給されるとともに、制御部617からアドレスを表す制御信号 D7203が供給される。復号途中結果格納用RAM703は、制御信号D7203が表すアドレスに 既に格納されている前回の計算部615による第2の演算の結果得られた5つの復号途中 結果D702を読み出し、復号途中結果D704としてスイッチ704に供給する。また、復号途 中結果格納用RAM 7 0 2 は、制御信号D7203が表すアドレスに、スイッチ 7 0 1 から供給さ れた5つの復号途中結果D702を格納する(書き込む)。

[0459]

スイッチ704には、復号途中結果格納用RAM702から復号途中結果D703が供給され るか、あるいは復号途中結果格納用RAM703から復号途中結果D704が供給される。また 、制御部617から、復号途中結果格納用RAM702または復号途中結果格納用RAM703 の一方の選択を表す制御信号D7204が供給される。スイッチ704は、制御信号D7204に基 づいて、復号途中結果格納用RAM702または復号途中結果格納用RAM703の一方を選択 し、その選択した一方から供給された5つの復号途中結果を、5つの復号途中結果D610と して計算部615に供給する。

[0460]

復号途中結果格納用メモリ610では、計算部615により第2の演算が行われる場合 、復号途中結果格納用RAM702が、制御信号D7202に基づいて、既に格納している、前回 の計算部615の第2の演算の結果得られた復号途中結果D701のうち、同一アドレスに格 納している検査行列の第1列目から第5列目までの1に対応する復号途中結果D701を、5 つ単位で、5回読み出し、スイッチ704を介して、計算部615に供給する。即ち、図 15の検査行列Hの列重みは、5であるため、検査行列Hの各列の1に対応する復号途中結 果は5つあり、復号途中結果格納用RAM702は、第1行列目から第5列目までの1に対 応する復号途中結果D701を、5つ単位で5回読み出す。

[0461]

次に、復号途中結果格納用RAM 7 0 3 は、制御信号D7203に基づいて、既に格納している 、前回の計算部615による第2の演算の結果得られた復号途中結果D702のうち、同一ア ドレスに格納している検査行列の第6列目から第10列目までの1に対応する5つの復号 途中結果D702を、5回続けて読み出し、スイッチ704とサイクリックシフト回路614 を介して、計算部615に供給する。それと同時に、復号途中結果格納用RAM702には 、計算部615により、いま行われている第2の演算の結果得られる検査行列の第1列目 から第5列目までの1に対応する5つの復号途中結果D615がスイッチ701を介して、復 号途中結果D701として供給され、復号途中結果格納用RAM 7 0 2 は、その復号途中結果D70 1を、制御信号D7202に基づいて、既に読み出された復号途中結果D703が格納されていたア ドレスに5回続けて格納する。



その後、復号途中結果格納用RAM 7 0 2 は、制御信号D7202に基づいて、既に格納してい る、前回の計算部615による第2の演算の結果得られた復号途中結果D701のうち、同一 アドレスに格納している検査行列の第11列目から第15列目までの1に対応する復号途 中結果D701を、5つ単位で5回続けて読み出し、スイッチ704を介して、計算部615 に供給する。それと同時に、復号途中結果格納用RAM703には、計算部615により、 いま行われている第2の演算の結果得られる検査行列の第6列目から第10列目までの1 に対応する5つの復号途中結果D612がスイッチ701を介して、復号途中結果D702として 供給され、復号途中結果格納用RAM703は、その復号途中結果D702を、制御信号D7203に 基づいて、既に読み出された復号途中結果D704が格納されていたアドレスに5回続けて格 納する。

[0463]

以後、同様に、計算部615による第2の演算の結果得られる検査行列の全ての1に対 応する復号途中結果が、復号途中結果格納用RAM702または復号途中結果格納用RAM70 3に格納されるまで、復号途中結果格納用RAM702と復号途中結果格納用RAM703は、 5回ずつの読み出しまたは書き込みを交互に行う。

図33は、図26の復号装置600の復号処理を説明するフローチャートである。この 処理は、例えば、受信用メモリ616に復号すべき受信データが格納されたとき、開始さ れる。

ステップS70において、サイクリックシフト回路614は、復号途中結果格納用メモ リ613から供給された後述するステップS76で格納された5つの復号途中結果D613を 、並べ替えてサイクリックシフトを行い、計算部615に供給する。

具体的には、サイクリックシフト回路614には、復号途中結果格納用メモリ613か ら5つの復号途中結果D613が供給されるとともに、制御部617から、その復号途中結果 D613に対応する検査行列の 1 が検査行列において元となる単位行列などを幾つサイクリッ クシフトしたものであるかの情報(Matrixデータ)を表す制御信号D621が供給される。サ イクリックシフト回路614は、制御信号D621を元に、5つの復号途中結果D613をサイク リックシフトし(並べ替え)、その結果を復号途中結果D614として、計算部 6 1 5 に供給 する。

なお、受信用メモリ616から供給された受信データD617に対して、まだ第1の演算が 行われておらず、復号途中結果格納用メモリ613に復号途中結果D612が格納されていな い場合、計算部615は、初期値に設定する。

ステップS71において、計算部615は、第2の演算を行い、その演算の結果である [0468] 復号途中結果D615を復号途中結果格納用メモリ610に供給する。

具体的には、計算部615には、ステップS70でサイクリックシフト回路614から 5つの復号途中結果D614が供給されるとともに、直前の後述するステップS72で復号途 中結果格納用メモリ610から復号途中結果D610が供給される。また、受信データ用メモ リ616から5つの受信データD617が供給され、5つの復号途中結果D615とD610、受信デ ータD617が、計算部615の計算器615₁乃至615₅のそれぞれに1つずつ供給される 。さらに、計算部615には、制御部617から制御信号D622が供給され、その制御信号 D622が計算器 6 1 51乃至 6 1 55に供給される。

計算器 6 1 5 1 乃至 6 1 5 5 は、復号途中結果D614とD610と、受信データD617とを用いて 、制御信号D622に基づいて、式(1)、式(10)、式(11)にしたがって、それぞれ



演算を行い、その演算の結果得られる検査行列の各列の1に対応する復号途中結果D615(v i')を復号途中結果格納用メモリ610に供給する。

ステップS71の処理後は、ステップS72に進み、復号途中結果格納用メモリ610 は、ステップS71で計算部615から供給された復号途中結果D615を、同一アドレスに 格納するとともに、既に格納している復号途中結果D615 (D610) を読み出して、サイクリ ックシフト回路611と計算部615に供給する。

[0472]

ステップS72の処理後は、ステップS73に進み、制御部617は、計算部615に より、検査行列の各列の1に対応する全ての復号途中結果D615が演算されたかどうかを判 定し、全ての復号途中結果D615が演算されていないと判定した場合、ステップS70に戻 り、上述した処理を繰り返す。

[0473]

一方、ステップS73において、制御部617は、計算部615により、全ての復号途 中結果D615が演算されたと判定した場合、ステップS74に進み、サイクリックシフト回 路 6 1 1 は、復号途中結果格納用メモリ 6 1 0 から供給される復号途中結果D610(vi')を サイクリックシフトする。

[0474]

具体的には、サイクリックシフト回路611には、復号途中結果格納用メモリ610か ら5つの復号途中結果D610が供給されるとともに、制御部617から、その復号途中結果 D610に対応する検査行列の 1 が検査行列において元となる単位行列などを幾つサイクリッ クシフトしたものであるかの情報(Matrixデータ)を表す制御信号D619が供給される。サ イクリックシフト回路611は、制御信号D619を元に、5つの復号途中結果D610をサイク リックシフトし(並べ替え)、その結果を復号途中結果D611として、計算部612に供給 する。

[0475]

ステップS74の処理後は、ステップS75に進み、計算部612は、第1の演算を行 い、その演算結果である復号途中結果D612をサイクリックシフト回路614に供給する。

具体的には、計算部612には、ステップS74でサイクリックシフト回路611から 5 つの復号途中結果D611(vi')が供給され、その復号途中結果D611が、計算部 6 1 2 の計 算器6121乃至6125のそれぞれに1つずつ供給される。さらに、計算部612には、 制御部617から制御信号D621が供給され、その制御信号D621が計算器6121乃至61 25に供給される。

[0477]

計算器 6 1 2 1 乃至 6 1 2 5 は、それぞれ復号途中結果D611を用いて、制御信号D619に基 づいて、式 (9) にしたがって、それぞれ演算を行い、その演算の結果得られる検査行列 の行に対応する復号途中結果D612(w)を復号途中結果格納用メモリ613に供給する。

[0478]

ステップS75の処理後は、ステップS76に進み、復号途中結果格納用メモリ613 は、ステップS75で計算部612から供給された復号途中結果D612を、同一アドレスに 格納し、ステップS77に進む。

[0479]

ステップS77において、制御部617は、計算部612により、検査行列の全ての行 に対応する復号途中結果D612が演算されたかどうかを判定し、全ての復号途中結果が演算 されていないと判定した場合、ステップS74に戻り、上述した処理を繰り返す。

[0480]

一方、ステップS77において、制御部617は、計算部612により、全ての行に対 応する復号途中結果D612が演算されたと判定した場合、処理を終了する。

[0481]



なお、復号装置600は、復号回数だけ図33の復号処理を繰り返し行ない、計算部6 21により上述した式(5)にしたが演算の結果得られる値D661が、最終的な復号結果と して出力される。

上述した説明では、復号途中結果格納用メモリ610は、2つのシングルポートRAMか ら構成したが、1つのRAMに対して読み出しと書き込みが同時に起こらないようにすれば 、3つ以上のRAMから構成してもよい。例えば、RAMの物理的なビットが足りない場合には 、複数のRAMを用いて同じ制御信号を与えることで、論理的に1つのRAMとみなすことがで

また、枝データ (枝に対応するメッセージ) が欠けている箇所に関しては、メモリ格納 時(復号途中結果格納用メモリ610と613へのデータ格納時)には、何のメッセージ も格納せず、また、演算時(計算部612での第1の演算時と計算部615での第2の演 算時) にも何の演算も行わない。

[0484]

また、図16のサイクリックシフト回路314および320、図18のサイクリックシ フト回路411および414、図26のサイクリックシフト回路611および614には 、バレルシフタを用いると回路規模を小さくしながら所望の操作を実現できる。

上述の場合には、説明を簡単にするために、Pが5の場合、即ち、検査行列を構成する 構成行列の行数および列数が5の場合を例に挙げたが、構成行列の行数および列数Pは必 ずしも5である必要はなく、検査行列によって異なる値を取ることもあり得る。例えば、 Pは360や392であってもよい。

また、本実施の形態では、符号長90、符号化率2/3のLDPC符号を用いたが、LDPC符号の 符号長や符号化率は、幾つであっても構わない。例えば、構成行列の行数および列数Pが5 の場合、枝総数が5以下であれば、どんな符号長、符号化率のLDPC符号でも、制御信号を 代えるだけで、図16の復号装置300、図18の復号装置400、図26の復号装置6 00を用いて復号可能である。

さらに、構成行列の行数および列数Pが所定の値で、枝の総数がある値以下、という条 件を満たすあるLDPC符号の復号装置は、その条件を満たす、任意の符号長で、任意の符号 化率のLDPC符号を復号することができる。

検査行列が、構成行列の行数および列数Pの倍数でない場合は、検査行列の端数の外側 にすべて O (all 0)の成分を付けてPの倍数とみなして適用できることがある。

次に、上述した一連の処理は、ハードウェアにより行うこともできるし、ソフトウェア により行うこともできる。一連の処理をソフトウェアによって行う場合には、そのソフト ウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。

そこで、図34は、上述した一連の処理を実行するプログラムがインストールされるコ ンピュータの一実施の形態の構成例を示している。

プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク905 やROM903に予め記録しておくことができる。

あるいはまた、プログラムは、フレキシブルディスク、CD-ROM(Compact Disc Read Onl y Memory), MO(Magneto Optical)ディスク, DVD(Digital Versatile Disc)、磁気ディス ク、半導体メモリなどのリムーバブル記録媒体911に、一時的あるいは永続的に格納(



記録)しておくことができる。このようなリムーバブル記録媒体911は、いわゆるパッ ケージソフトウエアとして提供することができる。

[0493]

なお、プログラムは、上述したようなリムーバブル記録媒体911からコンピュータに インストールする他、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介し て、コンピュータに無線で転送したり、LAN(Local Area Network)、インターネットとい ったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのよう にして転送されてくるプログラムを、通信部908で受信し、内蔵するハードディスク9 05にインストールすることができる。

[0494]

コンピュータは、CPU(Central Processing Unit) 9 0 2 を内蔵している。CPU 9 0 2 に は、バス901を介して、入出力インタフェース910が接続されており、CPU902は 、入出力インタフェース910を介して、ユーザによって、キーボードや、マウス、マイ ク等で構成される入力部907が操作等されることにより指令が入力されると、それにし たがって、ROM(Read Only Memory) 9 0 3 に格納されているプログラムを実行する。ある いは、また、CPU902は、ハードディスク905に格納されているプログラム、衛星若 しくはネットワークから転送され、通信部908で受信されてハードディスク905にイ ンストールされたプログラム、またはドライブ909に装着されたリムーバブル記録媒体 911から読み出されてハードディスク905にインストールされたプログラムを、RAM(Random Access Memory) 9 0 4 にロードして実行する。これにより、CPU 9 0 2 は、上述し たフローチャートにしたがった処理、あるいは上述したブロック図の構成により行われる 処理を行う。そして、CPU902は、その処理結果を、必要に応じて、例えば、入出力イ ンタフェース910を介して、LCD(Liquid Crystal Display)やスピーカ等で構成される 出力部906から出力、あるいは、通信部908から送信、さらには、ハードディスク9 05に記録等させる。

[0495] ここで、本明細書において、コンピュータに各種の処理を行わせるためのプログラムを 記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿って時系列 に処理する必要はなく、並列的あるいは個別に実行される処理(例えば、並列処理あるい はオブジェクトによる処理)も含むものである。

[0496]

また、プログラムは、1のコンピュータにより処理されるものであっても良いし、複数 のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠 方のコンピュータに転送されて実行されるものであっても良い。

[0497]

以上のように、P×Pの単位行列、そのコンポーネントの1のうち1個以上が0になった 準単位行列、単位行列もしくは準単位行列をサイクリックシフトしたシフト行列、単位行 列、準単位行列、もしくはシフト行列の複数の和である和行列、P×Pの0行列の組合せで 表わすことができる検査行列を持つLDPC符号の復号を、チェックノードとバリアブルノー ドの演算をP個同時に行うアーキテクチャ(architecture)を採用することにより、ノード 演算を、P個同時に行うことで動作周波数を実現可能な範囲に抑えることができ、多数の 繰り返し復号を行うことを可能にしつつ、メモリ (FIFOやRAM) への書き込みと読み出し 時に、異なるアドレスへの同時アクセスが起きることを防止することができる。

[0498]

さらに、図16の復号装置300を繰り返し用いて、図15の検査行列で表わされるLD PC符号を復号する場合には、269個の枝をチェックノード、バリアブルノード毎に5個 ずつ演算することが可能であることから、1回の復号に、269/5×2≒108クロック動作 すればよいことになる。 5 0 回の復号には、 9 0 個の符号情報を受信する間に、108×50= 5400クロック動作すればよいことになり、受信周波数の約60倍の動作周波数でよいこと になる。従って、図16の復号装置300によれば、各ノード演算を一つずつ行う図9の



復号装置に比べて、1/5の動作周波数で済むことになる。また、回路規模の面から見ても 、メモリの大きさは同じであるため、論理回路が多少大きくなっても全体への影響は小さ いと言える。

[0499]

さらに、図18の復号装置400と図26の復号装置600は、図16の復号装置30 0に比べて、メモリの容量が小さくなっている。

[0500]

例えば、LDPC符号の検査行列が図15の検査行列であり、LDPC符号の量子化ビット数が 6ビットである場合、図16の復号装置300では、枝データ格納メモリに、全枝数の2 $6.9 \times 6 = 1.6.1.4$ ビットの容量を有するRAM 2 つ、即ち、 2 つのRAMで $1.6.1.4 \times 2 = 3$ 228ビットの容量が必要であった。これに対して、例えば、復号途中結果vの量子化ビ ット数が9ビットである場合、図18の復号装置400では、復号途中結果格納用メモリ 413に、全枝数の1614ビットの容量を有するRAMと、復号途中結果格納用メモリ4 10に、LDPC符号の符号長(検査行列の列数)と復号途中結果vの量子化ビット数との乗 算値、即ち90×9=810ビットの容量を有するRAMを備えればよく、復号装置の回路 規模を小さくすることができる。さらに、図18の復号装置400では、第2の演算を行 う計算部415において、FIFOメモリを有する必要がないので、ロジックの回路規模を小 さくすることができる。

[0501]

また、例えば、LDPC符号の検査行列が図15の検査行列で、復号途中結果vの量子化ビ ット数が10ビットである場合、図26の復号装置600では、復号途中結果格納用メモ リ610に、全枝数の1614ビットの容量を有するRAMと、復号途中結果格納用メモリ 613に、検査行列の行数と復号途中結果vとの乗算値、即ち30×10=300ビット の容量を有するRAMを備えればよく、復号装置の回路規模を小さくすることができる。さ らに、図26の復号装置600では、第1の演算を行う計算部612において、FIFOメモ リを有する必要がないので、ロジックの回路規模を小さくすることができる。

[0502]

一般的に、LDPC符号は符号長が数千から数万と大きいため、Pの値も数百の大きさを持 つものが使われる。その場合には、更に本発明に係る復号装置を用いる効果は大きくなる

[0503]

また、本発明に係る復号装置は、サムプロダクトアルゴリズムを忠実に実装するもので あるため、メッセージの量子化以外の復号損失が起きることはない。

以上の観点から、本発明に係る復号装置を用いることで、高性能な復号が可能になる。 【図面の簡単な説明】

[0505]

- 【図1】LDPC符号の検査行列Hを説明する図である。
- 【図2】LDPC符号の復号手順を説明するフローチャートである。
- 【図3】メッセージの流れを説明する図である。
- 【図4】LDPC符号の検査行列の例を示す図である。
- 【図 5】検査行列のタナーグラフを示す図である。
- 【図6】バリアブルノードを示す図である。
- 【図7】チェックノードを示す図である。
- 【図8】LDPC符号の検査行列の例を示す図である。
- 【図9】ノード演算を一つずつ行うLDPC符号の復号装置の構成例を示すブロック図で ある。
- 【図10】メッセージを一つずつ計算するチェックノード計算器の構成例を示すブロ ック図である。
- 【図11】メッセージを一つずつ計算するバリアブルノード計算器の構成例を示すブ



ロック図である。

【図12】ノード演算を全て同時に行うLDPC符号の復号装置の構成例を示すブロック 図である。

【図13】メッセージを同時に計算するチェックノード計算器の構成例を示すブロッ ク図である。

【図14】メッセージを同時に計算するバリアブルノード計算器の構成例を示すブロ ック図である。

【図15】5×5単位に分割した検査行列を示す図である。

【図16】本発明を適用した復号装置の一実施の形態の構成例を示すブロック図であ る。

【図17】図16の復号装置の復号処理を説明するフローチャートである。

【図18】本発明を適用した復号装置の一実施の形態の構成例を示すブロック図であ る。

【図19】チェックノード計算器の構成例を示すブロック図である。

【図20】バリアブルノード計算器の構成例を示すブロック図である。

【図21】図18の計算器の構成例を示すブロック図である。

【図22】図18の計算器の構成例を示すブロック図である。

【図23】図18の復号途中結果格納用メモリの構成例を示すブロック図である。

【図24】図18の復号途中結果格納用RAMの動作を説明するタイミングチャートで

【図25】図18の復号装置の復号処理を説明するフローチャートである。

【図26】本発明を適用した復号装置の一実施の形態の構成例を示すブロック図であ

【図27】チェックノード計算器の構成例を示すブロック図である。

【図28】バリアブルノード計算器の構成例を示すブロック図である。

【図29】図26の計算器の構成例を示すブロック図である。

【図30】図26の計算器の構成例を示すブロック図である。

【図31】図26の復号途中結果格納用メモリの構成例を示すブロック図である。

【図32】図31の復号途中結果格納用RAMの動作を説明するタイミングチャートで ある。

【図33】図26の復号装置の復号処理を説明するフローチャートである。

【図34】本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図 である。

【符号の説明】


[0506]

300 スイッチ,311 枝データ格納用メモリ,312 セレクタ,313 315 スイッチ, チェックノード計算部, 314 サイクリックシフト回路, 16 枝データ格納用メモリ、 317 セレクタ、 318 受信データ用メモリ、 319 バリアブルノード計算部、 320 サイクリックシフト回路, 901 バス 902 CPU, 903 ROM, 904 RAM, 905 ハードディスク, 90 6 出力部, 907 入力部, 908 通信部, 909 ドライブ, 910 入 出力インタフェース, 911 リムーバブル記録媒体




【書類名】図面 【図1】

図1



【図2】


図2





【図3】


図3



【図4】

図4







【図6】







図7】






II I













【図11】 **図11**















【図:	5] *	¬
図15 [_ ! :
		: -
		:
		:
	바타 트림은 크로로 트립스트를 모드다고 있다.	:
		:
		: :
		
		- :
		: : :
		::
		: : :
		· · · · · · · · · · · · · · · · · · ·
		:_: -
		<u>:_:-</u> :
	- 1::::: FR 이번 아픈 (1 11년 1 11년 1 11년 1	
	<u> </u>	
	-	































納用RAM502 第1~5行目の読み出し 第1~5行目の書き込み 第11~15行目の読み出し 納用RAM503 第6~10行目の読み出し 第6~10行目の書き込み	
第1~5行目の書き込み 第6~10行目の読み出し	
第1~5行目の読み出し	
復号途中結果格納用RAM502 復号途中結果格納用RAM503	



























【図32】 **図32**

約用RAM702 第1~5列目の読み出し 第1~5列目の書き込み 第11~15列目の読み出し











【書類名】要約書

【要約】

【課題】

回路規模を抑制しつつ、動作周波数も十分実現可能な範囲に抑え、メモリアクセスの制御も容易に行うことができるLDPC符号の復号を実現する。

【解決手段】

LDPC符号の検査行列は、 $P \times P$ の単位行列、その単位行列の1のうちの1個からから数個が0になった行列、それらのサイクリックシフト、それらの複数の和、 $P \times P$ の0行列の組合せで構成される。チェックノード計算部313は、チェックノードの演算を、P個同時に行い、バリアブルノード計算部319は、バリアブルノードの演算を、P個同時に行う

【選択図】図16



認定・付加情報

特許出願の番号 特願2003-294383

受付番号 50301355781

書類名 特許願

担当官 第八担当上席 0097

作成日 平成15年 8月21日

<認定情報・付加情報>

【特許出願人】

【識別番号】 000002185

【住所又は居所】 東京都品川区北品川6丁目7番35号

【氏名又は名称】 ソニー株式会社

【代理人】 申請人

【識別番号】 100082131

【住所又は居所】 東京都新宿区西新宿7丁目11番18号 711

ビルディング4階 稲本国際特許事務所

【氏名又は名称】 稲本 義雄



特願2003-294383

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

ソニー株式会社 氏 名

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.